高速・小振幅・差動インターフェイス回路技術の実際と動向

スポンサーリンク

概要

• 論文の詳細を見る

• 半導体技術の進歩によりCMOSの回路スピードがTTLを超えてECLに迫るまでになってきた。但し、これはチップ内部の場合であってチップ間あるいはモジュール間のインターフェイスは伝送路の物理的特性に阻まれてCMOSでの高速化が図られていなかった。筆者等は1 9 8 8年頃CMOS SRAM内のメモリセル読み出しからセンスアンプまでを信号伝送系として新たに見直せばCMOSでも高速信号伝送が出来るとの着想を得た。すなわち小振幅化・差動システム化である。ここではATMシステム用に検討した新インターフェイスALTSおよびその後の検討結果を述べ、今後の動向を考えてみたい。

• 社団法人電子情報通信学会の論文
• 1994-09-26

著者

• 水上 雅雄

  日立製作所デバイス開発センタ

• 金澤 伸朗

  日立通信システム (株)

• 水上 雅雄

  (株) 日立製作所デバイス開発センタ

関連論文

• CMOS ASIC用書き込み優先型2ポートRAMの高速・低消費電力化回路
• 高多重SWマトリクスに関する一考察
• 大容量STMクロスコネクト方式
• 高速・小振幅・差動インターフェイス回路技術の実際と動向
• G3,G4Facsimile用符号化・復号化処理プロセッサ(FCP;Facsimile Codec Processor)の開発

スポンサーリンク