消費電力最適化レイアウト技術の開発
スポンサーリンク
概要
- 論文の詳細を見る
近年,計算機の高速化・高集積化が進み,パスディレイの制御と消費電力を低減する技術が重要となっている.そこで,バイポーラ回路の電流を最適に切替えることにより,パスディレイと消費電力の最適化技術を開発した.
- 1993-03-01
著者
-
檜山 徹
(株)日立製作所 エンタープライズサーバ事業部
-
石井 建基
(株)日立製作所
-
佐々木 哲雄
日立
-
佐々木 哲雄
(株)日立製作所
-
檜山 徹
(株)日立製作所エンタープライズサーバ事業部
-
檜山 徹
(株)日立製作所
-
志賀 明夫
(株)日立製作所
-
瀧本 操
(株)日立製作所
関連論文
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- 階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
- LSI 補修設計自動化システム
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 上位階層考慮によるLSIピン割付手法
- 消費電力最適化レイアウト技術の開発
- 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
- 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング