VLSIレイアウト検証システム

スポンサーリンク

概要

論文の詳細を見る
近年電子機器の小形化、高信頼性化、低価格化を実現するためLSI化の要求が急増している。これまで種々のDA技術の開発により短期間に多品種のLSI設計が可能となってきた。一方、LSIの多様化、大規模化、多層化に伴いそのレイアウトルールは複雑化してきている。LSIは製造段階で不良が発見されると設計工程からやり直さなければならず製造コストの増大、開発期間の長期化を招く。このため製造前にレイアウト不良を摘出する信頼性の高いレイアウト検証が不可欠である。今回、複雑化するレイアウトルールに柔軟に対処できるレイアウト検証システムを開発したので報告する。
一般社団法人情報処理学会の論文
1989-03-15

著者

関連論文

スポンサーリンク