近傍パターン群発生によるデターミニスティックBIST方式
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, 少ないテストデータ量で論理BIST(Built-In Self-Test)方式の故障検出効率を向上するために, デターミニスティックBIST方式の一手法として, ハミング距離の近いパターン群(近傍パターン群)を発生するテストパターン発生器(TPG)とその制御方法を提案する.提案するTPGは, その回路構成がテスト対象回路に依存しない, ゲート数がLFSR(Linear Feedback Sift Register)の2倍強で済むため面積オーバーヘッドが実用上許容範囲, という長所を持つ.また, TPGに入力するコードの生成方法として, アルゴリズムを利用して生成されたテストパターン集合から, 基準となるパターンとそれに対するビット反転情報を抽出しコード化する手順を述べる.提案手法の有効性を確認するため, ベンチマーク回路や実用回路に適用した実験結果を示す.
- 社団法人電子情報通信学会の論文
- 2001-02-02
著者
-
畠山 一実
(株)日立製作所日立研究所
-
中尾 教伸
株式会社ルネサステクノロジ
-
清重 賢一
(株)日立製作所半導体グループ
-
中尾 教伸
(株)日立製作所半導体グループ
-
夏目 幸一郎
(株)日立製作所半導体グループ
-
畠山 一美
(株)日立製作所日立研究所
-
畠山 一実
(株)日立製作所半導体グループ
-
夏目 幸一郎
(株)日立製作所 中央研究所
関連論文
- システマティック故障を検出するための故障診断技術と事例(インダストリアルセッション,設計/テスト/検証)
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- International Test Conference 1999 (ITC '99)
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 高密度マクロセルジェネレータMOSAIC
- 高密度マクロセルジェネレータ MOSAlC