論理LSI用ディレイ・テスト生成システム
スポンサーリンク
概要
- 論文の詳細を見る
スキャン構造を持つ論理LSIを対象とするディレイ・テスト生成システムを開発した.本論文では,デイレィ・テスト生成においては縮退故障に対する組合せ回路モデルは不適当であることを示し新しい回路モデルを与える.さらに,14値を用いた経路活性化法に基づくディレイ・テスト生成手法を示す.本手法の特徴は活性化臨界点SCP(Sensitization Critical Point)という新しい概念を導入していること,テストの型をセットアップ型とホールド型に分類していることにあり,これによってデータ系パスだけでなくクロック系パス上のディレイ故障に対してもディレイ・テスト生成を可能にしている点にある.1500ゲート級のLSI 4ケースに対する実験により,ディレイ故障検出率95.9%,CPUタイム3.2分(HITAC-M200 H使用)が得られ,本手法が実用的な能力を持つことを確認した.
- 一般社団法人情報処理学会の論文
- 1986-07-15
著者
関連論文
- 高集積LSIに対するテスト生成高速化の一手法
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- スキャン回路用テストパターン生成方式
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- メモリ内蔵L S I テスト手法の一考察
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニューラルネットによるLSIモジュール配置手法
- ゲートアレイ用レイアウトCADシステム
- REDUCTを利用した高検出率分割診断システムの開発と評価
- 回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- 差動回路向けテスト生成手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式