ゲートアレイ用レイアウトCADシステム
スポンサーリンク
概要
- 論文の詳細を見る
ゲートアレイは顧客仕様のLSIを短期間で設計できる特長を持っている。また、近年ではチップ全面にトランジスタを敷き詰めることによりRAM、ROM等のマクロ回路を高密度に実装できるフリーチャネル方式が注目されている。一方、設計自動化(DA)システムも大規模化、多機能化対応が要求され、設計自動化技術の高度化が不可欠であるが、マクロ回路の配置、消費電力を考慮した配置、自動配線後の未結線修正等人手に頼るべき箇所も多い。これらの人手工数を低減する目的でレイアウトCADシステムを開発した。今回、自動配線後の未結線修正機能について述べる。
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
-
関 光穂
(株)日立製作所 日立研究所
-
小林 俊一
(株)日立製作所 日立研究所
-
林 照峯
(株)日立製作所
-
関 光穂
日立製作所日立研究所
-
小林 俊一
(株)富士通研究所
-
林 照峯
三重大 大学院工学研究科
-
有吉 信一
(株)日立製作所 日立研究所
-
吉原 進
(株)日立製作所 半導体設計開発センタ
-
有吉 信一
(株)日立製作所日立研究所
関連論文
- 大規模ゲートアレイ用高速自動配線手法
- 高集積LSIに対するテスト生成高速化の一手法
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 高品質日本語テキスト音声合成システムの開発
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニューラルネットによるLSIモジュール配置手法
- ゲートアレイ用レイアウトCADシステム
- 大規模ゲートアレイ用自動配置プログラム
- 大規模マスタスライス用配置手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式