検査容易化構造をもつ順序回路のテスト自動生成

スポンサーリンク

概要

論文の詳細を見る
スキャン設計方式に基づいて論理回路を設計するとき,スキャンの規則性を崩してもスキャン回路の一部を通常回路と兼用したいという場合がしばしば現れる.本論文ではこれらのスキャン・イン/アウト手順が規則的に表現できないような論理回路に対し,スキャン・パターンを含むテスト系列を自動的に生成できるテスト生成手法を提案する.本手法はスキャン手順に対応する4段階のテスト生成手続きを構成している点に特徴がある.また,テスタビリティ・メジャーの拡張により通常回路の動作とスキャン回路の動作の切り分けを意識しながらテストを生成できるようにしたこと,パルス信号線の事前認識によりパルス値に伴う矛盾発生を低減させたことなどによって,テスト生成能力の向上を図っている.2〜7Kゲート規模の論理回路6ケースに対する性能評価実験の結果,平均で本手法は従来の9値拡張Dアルゴリズムの検出率87.8%を約10%上回る検出率98.3%のテスト系列を生成できた.
一般社団法人情報処理学会の論文
1987-04-15

著者

関連論文

もっと見る

スポンサーリンク