差動回路向けテスト生成手法
スポンサーリンク
概要
- 論文の詳細を見る
最近の超大型計算機ではマシンサイクルの短縮に伴い、クロック系の電気的特性を保証するための差動回路を採用している。差動回路は、正/負極側各々排反の信号を用いることによりノイズマージンを改善しているが、従来のテストパターン生成用DAシステムでは正/負極のテストパターンを排反とするためのテスト生成用素子ライブラリの等価回路表現が複雑となり、処理時間の増大、自動故障検出率の低下等の性能低下を招いていた。この問題に対処するためにいくつかの等価回路の試作、及び、現有アルゴリズムの能力を検討した。本稿ではこれらの検討にもとずいて得られた差動回路を対象とするテストパターン生成の一手法について述べる。
- 一般社団法人情報処理学会の論文
- 1989-03-15
著者
-
森脇 郁
(株)日立製作所
-
日當瀬 良夫
日立コンピュータエンジニアリング(株)
-
山口 由二
日立コンピュータエンジニアリング(株)
-
長藤 元宣
日立コンピュータエンジニアリング(株)
-
馬場 義紀
日立コンピュータエンジニアリング(株)
関連論文
- 高集積LSIに対するテスト生成高速化の一手法
- ベクトル化イベントドリブン方式の高速化手法
- スキャン回路用テストパターン生成方式
- 高速論理LSI用遅延テスト生成方法
- VLSI高速診断方式
- 面付部品搭載プリント基板におけるインサーキットテストの一手法
- メモリ内蔵L S I テスト手法の一考察
- REDUCTを利用した高検出率分割診断システムの開発と評価
- 回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- 差動回路向けテスト生成手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 部分更新方式による論理コンパイル時間の短縮