テスト容易化設計技術の専用VLSIへの適用 (<特集>VLSIのテスト容易化設計)
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人情報処理学会の論文
- 1989-12-15
著者
-
宮本 俊介
(株)日立製作所
-
宮本 俊介
日立製作所情報システム事業部試作開発センタ
-
岩崎 一彦
(株)日立製作所中央研究所
-
畠山 一実
(株)日立製作所日立研究所
-
岩崎 一彦
(株)日立製作所 ソフトウェア開発本部 情報システム部
-
畠山 一実
(株)日立製作所半導体グループ
関連論文
- 大型計算機の装置診断容易化支援システム : (1)支援システムCONDOR概要
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- 高集積LSIに対するテスト生成高速化の一手法
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- 遅延時間最適化方式の検討
- パイプライン制御計算機の制御論理生成方式
- 多段論理最適化方式の検討
- カスタムLSIの設計支援システム (計測と制御のためのカスタムLSI)
- 論理動作抽出による配置制御手法と評価
- 超高速論理シミュレータVELVETにおけるクロックイベント抑止方式
- 超大形電子計算機HITAC M-200Hの論理シミュレーション
- 超並列計算機用VLSIに適した結合網の一提案
- LSI自己検査用シグナチャ回路の誤り検出率の解析と新回路方式の提案
- ランダム誤り訂正符号の一短縮化法(技術談話室)
- 高性能マイクロプロセッサの技術動向
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- ソフトウェア開発管理一貫支援システム
- 超並列スーパーコンピュータSR2201向け論理シミュレーション
- 超並列スーパーコンピュータSR2201向け論理シミュレーション
- パネル討論会 : 論理設計自動化の現状と今後の課題
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式