回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
スポンサーリンク
概要
- 論文の詳細を見る
スキャン設計を前提とした論理回路の故障診断は組合せ回路の故障診断に帰着される。組合せ回路の故障診断において、未検出故障が冗長故障であるか、テストパターン生成困難な故障であるかを判定することは重要な課題の一つであり、この課題に対処する方法として[1]が知られている。本論文では、回路簡約手法を用いた冗長故障判定アルゴリズムREDUCTを提案する。
- 一般社団法人情報処理学会の論文
- 1992-02-24
著者
関連論文
- 高集積LSIに対するテスト生成高速化の一手法
- シミュレーション高速化のためのゲート/トランジスタ回路からの標準HDL-RTLモデルの自動生成
- スキャン回路用テストパターン生成方式
- トリーマッピングアルゴリズムPOLARISの拡張
- スキャン論理生成方式
- 組合せ論理生成における最適なファンイン振分け方式
- 高速論理LSI用遅延テスト生成方法
- メモリ内蔵L S I テスト手法の一考察
- シミュレーション高速化のためのゲート/トランジスタ回路からの標準HDL-RTLモデルの自動生成
- REDUCTを利用した高検出率分割診断システムの開発と評価
- 回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- 差動回路向けテスト生成手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- ゲート論理図生成における見やすさの基準と実現方法
- 論理再利用方式(1) : 概要
- 論理再利用方式(2) : 処理方式
- ゲート論理構造比較・編集アルゴリズムとインクリメンタル論理生成への適用
- トランザクション処理プログラムへの1構造的アプローチ