クロック同期ゼロディレイ論理シミュレーションにおける擬似論理接続方式
スポンサーリンク
概要
- 論文の詳細を見る
論理シミュレーションにおいて、自らが設計した論理回路の他に内部論理が不明なLSI等を使用する場合、これをソフトウェア等でモデル化し、擬似論理として設計論理に接続する手法が採られている。本報告では、これらの擬似論理と設計論理の接続時の問題解決手法について述べる。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
関連論文
- ベクトル化イベントドリブン方式の高速化手法
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- クロック同期ゼロディレイ論理シミュレーションにおける擬似論理接続方式
- 自動配線における配線規則考慮方法
- 論理シミュレーション結果検索の一手法
- 分割論理シミュレーションの一手法
- 部分更新方式による論理コンパイル時間の短縮