論理シミュレーション結果検索の一手法
スポンサーリンク
概要
- 論文の詳細を見る
論理装置の大規模化、複雑化に伴い、論理シミュレータによる論理検証がますます重要となっている.論理シミュレータを用いるにあたっては、シミュレーションの実行、不良の追跡に要する時間(論理検証サイクル)の短縮が、装置の早期開発のポイントとなる。シミュレーションの実行に関しては、シミュレーション・エンジンVELVETの開発によって大幅にターンアラウンドを短縮した。ここでは不良の追跡に関して、シミュレーション結果ファイル(SRF)の内容をTSS画面上に表示するシグナルトレーサの高速化と操作性向上について述べる。
- 一般社団法人情報処理学会の論文
- 1990-03-14
著者
-
三善 正之
(株)日立製作所
-
浦城 恒雄
(株)日立製作所
-
溝上 良人
(株)日立製作所
-
長藤 元宜
日立コンピュータエンジニアリング(株)
-
冨田 広志
日立コンピュータエンジニアリング(株)
-
田中 雄孝
(株)日立製作所
関連論文
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- 高集積LSIに対するテスト生成高速化の一手法
- 超高速論理シミュレータVELVETにおけるクロックイベント抑止方式
- 超大形電子計算機HITAC M-200Hの論理シミュレーション
- ベクトル化イベントドリブン方式の高速化手法
- BUS構造型論理装置における論理シミュレーション方式の考察
- 大規模論理回路のディレイ解析支援手法の一考察
- クロック同期ゼロディレイ論理シミュレーションにおける擬似論理接続方式
- キャッシュメモリの一致性について
- 論理シミュレーション結果検索の一手法
- 分割論理シミュレーションの一手法
- 多階層論理図記法
- 論理データ入力支援機能について
- 部分更新方式による論理コンパイル時間の短縮
- 論理回路図簡略記法に関する考察