論理回路図簡略記法に関する考察
スポンサーリンク
概要
- 論文の詳細を見る
従来のゲートレベル論理回路図はAND,ORゲートなどの論理シンボルを用いて記述していた。このため、設計規模の拡大に伴い論理回路図枚数も増加し、論理設計、論理検証などの設計効率低下の原因になっていた。そこで、論理回路図の読み易さを損なうことなく、設計情報を簡略表現できる図面密度向上手法を考案した。以下では、ゲートレベル論理回路図の上位階層図面に位置付ける機能レベル論理図記法について述べる。
- 一般社団法人情報処理学会の論文
- 1989-03-15
著者
関連論文
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- 超高速論理シミュレータVELVETにおけるクロックイベント抑止方式
- 超大形電子計算機HITAC M-200Hの論理シミュレーション
- ベクトル化イベントドリブン方式の高速化手法
- VLSI高速診断方式
- 論理シミュレーション結果検索の一手法
- 分割論理シミュレーションの一手法
- 多階層論理図記法
- 論理データ入力支援機能について
- 部分更新方式による論理コンパイル時間の短縮
- 論理回路図簡略記法に関する考察