損失要困の解析と導体表面粗さの効果検討
スポンサーリンク
概要
- 論文の詳細を見る
- エレクトロニクス実装学会の論文
- 2002-10-08
著者
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- C-12-8 電磁界シミュレータを使った伝送路損失の解析
- LTCCを使用した受動素子内臓基板の開発
- 低損失基板を使用したギガビット伝送路
- LTCCを使用した受動素子内蔵基板の開発
- C-2-35 低温同時焼成セラミックスを用いた HMIC 向け平面回路の開発
- C-12-11 低誘電損失材の損失低減効果と損失要因の解析
- 低温同時焼成セラミックスを用いたHMIC向け平面回路の開発
- 低損失基板を使用したギガビット伝送路
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- C-2-81 ガラスクロスを含む基板における差動伝送特性の解析(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般講演)
- 基板誘電体構造が差動伝送特性に及ぼす影響の解析
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 損失要困の解析と導体表面粗さの効果検討
- 低誘電率・低誘電損失材料を使用した高多層プリント基板 (全冊特集 高速伝送時代に対応するプリント配線板の最新動向--新多層化プロセスを支える材料と一括積層基板技術) -- (配線板・パッケージ編)