低損失基板を使用したギガビット伝送路
スポンサーリンク
概要
- 論文の詳細を見る
高速デジタル信号のバックプレーン伝送を実現するためには,伝送損失による信号減衰の低減が重要である.このため,従来から一般に広く使われているFR4基板よりも低損失な基板の実現を目指して,(1)誘電体材料を改良して誘電損失を低減した基板,(2)導体の表面粗さを平滑化して導体損失を低減した基板の検討を行った.最初に,各基板配線の振幅透過率(S_<21>)を実測し,伝送損失の要因分析を行い,損失の計算結果と実測結果を比較した.次に,実際の伝送波形への伝送損失の影響を,アイパターン評価によって確認した.これらの検討により,2本/50milの一般的な配線で,80cm, 3Gbps以上の高速伝送を実現した.
- 社団法人電子情報通信学会の論文
- 2003-01-24
著者
-
松本 隆
(株)日立製作所 日立工場
-
松本 隆
(株)日立製作所エンタープライズサーバ事業部
-
高田 芳文
(株)日立製作所エンタープライズサーバ事業部
-
荻原 政男
(株)日立製作所エンタープライズサーバ事業部
-
鈴木 徹
(株)日立製作所エンタープライズサーバ事業部
-
千石 則夫
(株)日立プリント基板ソリューション
-
高田 芳文
(株)日立製作所
-
松本 隆
(株)日立製作所
関連論文
- 201 ボロン添加SUS304鋼溶接部の高温割れ感受性評価
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- C-12-8 電磁界シミュレータを使った伝送路損失の解析
- LTCCを使用した受動素子内臓基板の開発
- 低損失基板を使用したギガビット伝送路
- LTCCを使用した受動素子内蔵基板の開発
- C-2-35 低温同時焼成セラミックスを用いた HMIC 向け平面回路の開発
- C-12-11 低誘電損失材の損失低減効果と損失要因の解析
- 低温同時焼成セラミックスを用いたHMIC向け平面回路の開発
- 低損失基板を使用したギガビット伝送路
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- C-2-81 ガラスクロスを含む基板における差動伝送特性の解析(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般講演)
- 基板誘電体構造が差動伝送特性に及ぼす影響の解析
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 損失要困の解析と導体表面粗さの効果検討
- 666MHzLSIテストシステム
- 416 レーザのマルチアプリケーションコンセプト : はんだ気密封止接続への応用
- 低誘電率・低誘電損失材料を使用した高多層プリント基板 (全冊特集 高速伝送時代に対応するプリント配線板の最新動向--新多層化プロセスを支える材料と一括積層基板技術) -- (配線板・パッケージ編)