サブ100nm時代の高速CMOS回路技術 : その課題と解決策

概要

論文の詳細を見る
高速CMOS回路技術という観点から、サブ100nmの時代のCMOS回路技術の変化を展望する。現在の単純なスタティックCMOSと一部ダイナミック回路の組み合わせという形は、大きな変更に迫られる。電源電圧が1V以下になると、動作時のリーク電流と性能とのトレードオフが大きな問題となり、この対策として多種のしきい値のトランジスタを活用したランダムモジュレーションCMOS(RM-CMOS)が基本技術となることを示す。この時、高精度のスタティックディレイ計算に基づき、セル毎に注意深くしきい値を割り当てることが重要となること示す。一方ダイナミック論理は、1V以下では効果が小さくなり、スタティック回路の高速化に技術開発の重点は移っていくことを論じる。このRM-CMOSを端緒として、より複雑な設計や制御を必要とするCMOS回路(これを「コンプレックスCMOS」と呼ぶ)の時代が始まる。また、ハイエンドのシステムについては、穏やかな低温動作(例えば0 C)が極めて有効であり、今後5年以内に低温動作が意外な広がりを見せることを予想する。
社団法人電子情報通信学会の論文
2001-07-26