Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
次世代のDRAMでは、下部電極に金属材料を用いるMIM構造キャパシタが必須となる。しかし、高容量絶縁膜として現在実用化されているTa_2O_5膜は結晶化温度が700℃以上と高いため、MIMキャパシタに適用すると、結晶化熱処理中に下部電極やバリア層が酸化されて導通不良を引き起こす問題が生じる。このため、Ta_2O_5膜の結晶化温度の低温化が不可欠であった。我々は、Ta_2O_5膜中にNb_2O_5を10%添加することにより、結晶化温度が100℃以上低温化し、比誘電率が20%以上増大することを見出した。これは、高誘電率を発現する六方晶相がより低温で安定化するためと考えられる。リーク電流特性も、純Ta_2O_5膜と同等であった。また、Nb_2O_5膜を種層としてTa_2O_5膜を積層すると、Ta_2O_5膜の結晶化温度は500℃以下に低温化した。これは、六方晶のNb_2O_5上で六方晶のTa_2O_5が不整合エピタキシャル成長した結果と考えられる。Ta_2O_5/Nb_2O_5積層膜は、Ta_2O_5単層膜と同等のリーク電流を維持しつつ、誘電率は約2倍に増大した。以上の結果から、Nb_2O_5添加Ta_2O_5膜及びTa_2O_5/Nb_2O_5積層膜はMIMキャパシタ用の容量絶縁膜として大変有望である。
- 社団法人電子情報通信学会の論文
- 2005-06-03
著者
-
松井 裕一
(株)日立製作所中央研究所
-
平谷 正彦
Hitachi Europe Ltd. Whitebrook Park
-
浅野 勇
エルピーダメモリ株式会社
-
浅野 勇
エルピーダメモリ(株)
-
松井 裕一
(株)日立製作所 中央研究所
関連論文
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 五酸化タンタル界面層の形成による相変化メモリの書換えの低電力化(不揮発性メモリ及び関連プロセス一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- Pt膜におけるヒロック発生メカニズムの解明
- DRAMキャパシターへの高誘電体薄膜の応用-課題と方向
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- ギガビットDRAMに向けた新材料MIMキャパシタ (特集 半導体プロセス技術のイノベーション)