高誘電体酸化物 / シリコン界面の創りこみ技術
スポンサーリンク
概要
- 論文の詳細を見る
高誘電体酸化物をゲート絶縁膜として応用するhigh-κゲートスタックの研究では,シリコン界面での反応制御,とりわけ界面SiO_2膜を如何に創りこむかが,最も重要である.もちろん,界面SiO_2層の成長は,シリコン換算膜厚(EOT)を増大させ薄膜化の観点からは好ましくない.しかし,界面SiO_2層が,モビリティの向上やリーク電流の抑制の点では,不可欠であることが明らかになってきた.一方,誘電率が大きい酸化物が期待されるが,界面層を制御良く形成することのできる高誘電体として,Al_2O_3より優れた酸化物は現時点では見当たらない.これは,他の高誘電体では膜中の酸素の拡散が大きく,時間や温度でシリコン基板界面の酸化を制御することが難しいためである.Al_2O_3膜の優位性と問題点,および界面SiO_2層の役割について議論する.
- 社団法人電子情報通信学会の論文
- 2002-10-22
著者
-
嶋本 泰洋
(株)日立製作所中央研究所
-
平谷 正彦
(株)日立製作所 中央研究所
-
鳥居 和功
(株)日立製作所 中央研究所
-
斉藤 慎一
(株)日立製作所 中央研究所
-
由上 二郎
(株)日立製作所 中央研究所
-
由上 二郎
(株)半導体先端テクノロジーズ(selete)
-
鳥居 和功
日立・中研
-
平谷 正彦
Hitachi Europe Ltd. Whitebrook Park
-
由上 二郎
ルネサス テクノロジ
-
斉藤 慎一
(株)日立製作所中央研究所
-
斎藤 慎一
(株)日立製作所中央研究所
-
斎藤 慎一
日立製作所中央研究所
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- フェルミピニングによるpoly-Si電極の仕事関数制御と低電力用CMOSFET特性の向上(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 水素還元プロセスによるPt/Pb(Zr, Ti)O_3/Ptキャパシタ電気特性の変化
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 原材料に起因したHf酸化膜中メタル不純物の分析とTDDB寿命への影響
- HfSiON high-kゲート形成プロセスによるBTストレス中のV_安定性改善(プロセスクリーン化と新プロセス技術)
- 低リーク、高移動度HfSiONゲートを実現する界面制御技術(プロセスクリーン化と新プロセス技術)
- Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜(IEDM(先端CMOSデバイス・プロセス技術))
- Dual-core-SiON 技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
- HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 過渡電流および定常電流を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- レーザーアニールによる不純物活性化とSiデバイス応用
- Si_3N_4/Si-rich Nitride(SRN)/Si_3N_4積層膜の電子捕獲特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- シリコン半導体デバイスの展望 (特集 次世代ICT社会を支える最先端デバイス製造システム)
- 強誘電体薄膜作製技術とプロセス技術
- 一括加工による強誘電体キャパシタの形成とその特性
- 不揮発DRAM用高耐性・低電力回路技術
- DRAM絶縁膜用極薄PZT薄膜
- C1 トンネル音響顕微鏡によるPZT薄膜の観察(超音波非破壊評価)
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- PA-5 歪イメージングによるPZT薄膜の観察(P.ポスターセッションA-概要講演・展示)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- NBTIから考えるSiONゲート絶縁膜のスケーラビリティ(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 配線工程におけるウエハ裏面Cu汚染のデバイス信頼性に与える影響
- 半導体製造プロセスにおけるCu汚染によるデバイス信頼性劣化とそのメカニズム
- 最近の展望 シリコンプロセス・デバイスにおける新材料の導入
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- Quantum Phase Transition in d = ∞ Hubbard Model
- 28a-L-13 無限大次元引力Hubbard模型の基底状態の研究
- 無限次元ハバードモデルの量子相転移(基研研究会「統計物理の展望」,研究会報告)
- 30a-S-7 無限大次元Hubbard模型における超伝導転移
- 8a-PS-72 Fermi液体から反強磁性体への量子相転移
- 29a-J-3 引力Hubbard模型における超伝導と電荷密度波の共存
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- シリコン超薄膜の電流注入発光
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- ギガビットDRAMに向けた新材料MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- ランダムテレグラフノイズ(RTN)の統計的評価手法と微細MOSFETばらつきへの影響(IEDM特集(先端CMOSテバイス・プロセス技術))