poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
SiON/poly-Si界面に微量Hfを添加することにより、poly-Si電極の仕事関数変調が可能になる。我々は、本技術を用いて仕事関数制御がデバイス特性に及ぼす影響を検証するとともに本技術が低消費電力デバイスの特性向上をに有効であることを見出した。Hf系絶縁膜とpoly-Si電極の組み合わせでは、フェルミレベルピングによるVth増大が大きな課題であるが、そのメリットを享受する方向性を提案する。
- 社団法人電子情報通信学会の論文
- 2005-08-12
著者
-
林 岳
(株)ルネサステクノロジ ウェハプロセス技術統括部
-
林 岳
(株)ルネサステクノロジ
-
嶋本 泰洋
(株)日立製作所中央研究所
-
大野 吉和
(株)ルネサステクノロジ
-
米田 昌弘
(株)ルネサステクノロジ
-
井上 真雄
(株)ルネサステクノロジ生産技術本部ウエハプロセス技術統括部プロセス開発部
-
由上 二郎
(株)ルネサステクノロジ
-
水谷 斉治
(株)ルネサステクノロジ
-
志賀 克哉
(株)ルネサステクノロジ
-
藤田 文子
(株)ルネサステクノロジ
-
土本 淳一
(株)ルネサステクノロジ
-
由上 二郎
(株)日立製作所 中央研究所
-
土本 淳一
ルネサス テクノロジ
-
志賀 克哉
(株)ルネサステクノロジ ウェハプロセス技術統括部
-
由上 二郎
(株)半導体先端テクノロジーズ(selete)
-
井上 真雄
(株)ルネサステクノロジ
-
土本 淳一
(株)ルネサステクノロジ、生産本部、ウエハプロセス技術統括部、プロセス開発部
-
由上 二郎
ルネサス テクノロジ
-
土本 淳一
(株)ルネサス テクノロジ、生産本部、ウエハプロセス技術統括部
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- B_H_注入のミリ秒アニールに対する適用性(プロセス科学と新プロセス技術)
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- 超清浄シリコン表面の形成(プロセスクリーン化と新プロセス技術)
- ラジカル窒化酸化膜におけるNの深さ分布と結合状態の制御(プロセスクリーン化と新プロセス技術)
- フェルミピニングによるpoly-Si電極の仕事関数制御と低電力用CMOSFET特性の向上(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 水素還元プロセスによるPt/Pb(Zr, Ti)O_3/Ptキャパシタ電気特性の変化
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 非酸化性雰囲気昇温されたH終端Si表面状態のXPSによる評価
- Si注入技術を用いたNiシリサイド形成領域制御によるnMOSFETの異常ゲートエッジリーク抑制
- ラジカル窒化シリコン酸窒化膜における窒素プロファイルのX線光電子分光分析による評価
- 原材料に起因したHf酸化膜中メタル不純物の分析とTDDB寿命への影響
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- 高い駆動能力を有する高信頼HfSiONゲート絶縁膜の作製
- HfSiON high-kゲート形成プロセスによるBTストレス中のV_安定性改善(プロセスクリーン化と新プロセス技術)
- 低リーク、高移動度HfSiONゲートを実現する界面制御技術(プロセスクリーン化と新プロセス技術)
- N_2プラズマを用いたSi基板直接窒化SiNゲート絶縁膜の作製
- N_2プラズマを用いたSi基板直接窒化SiNゲート絶縁膜の作製(プロセスクリーン化と新プロセス技術)
- HfSiO_x薄膜のXAFSによる局所構造解析(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜(IEDM(先端CMOSデバイス・プロセス技術))
- Dual-core-SiON 技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
- HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- シリコンへのリンとボロンの同時注入によるリンの拡散の抑制
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- CuAl合金シードを用いたCu配線の信頼性改善
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 過渡電流および定常電流を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- NBTIから考えるSiONゲート絶縁膜のスケーラビリティ(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 配線工程におけるウエハ裏面Cu汚染のデバイス信頼性に与える影響
- 半導体製造プロセスにおけるCu汚染によるデバイス信頼性劣化とそのメカニズム
- 最近の展望 シリコンプロセス・デバイスにおける新材料の導入
- ラジカル窒化酸化膜中NのXPS評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 酸素ラジカル処理したCVDシリコン酸化膜の高輝度放射光利用X線反射率測定(プロセスクリーン化と新プロセス技術)
- ラジカル窒化によるゲート絶縁膜形成プロセスの検討
- ゲート酸化膜の電気的特性に対する有機物汚染の影響
- ゲート酸化膜の破壊メカニズム
- ゲート酸化膜寿命の電界依存性
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- RTA装置で形成したゲート絶縁膜の電気特性
- RTA装置で形成したゲート絶縁膜の電気特性
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- UV-O_2酸化を用いた低温ゲート酸化膜形成
- ゲート酸化膜寿命の電界依存性
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- シリコンM0Sキャパシタの界面準位生成に対する酸化膜電圧およびその極性依存性
- F-Nトンネル電流ストレスによる(100)Si/SiO_2界面準位の生成機構とその特性
- FN注入によるMOSダイオードの劣化とa.c.コンダクタンス測定
- SiO_2薄膜の絶縁劣化とコンダクタンスの関連