配線工程におけるウエハ裏面Cu汚染のデバイス信頼性に与える影響
スポンサーリンク
概要
- 論文の詳細を見る
Cuは、次世代高速CMOSの配線材料であるが、配線工程のような低温熱処理においても、Si, SiO_2中の熱拡散速度が極端に速い。さらに、将来のシングルウエハプロセスでは、ウエハ裏面のCuバリア膜(SiNやPoly-Si膜等)の形成が困難となる。このため、ウエハ裏面からのCu汚染が、デバイス信頼性に与える影響を正しく把握することは非常に重要である。しかし、現在のところ、Si, SiO_2系のCuの熱拡散挙動が複雑なため、その影響について明確な回答が得られていない。本報告では、Si, SiO_2系における、低温熱処理(400℃)でのCuの熱拡散挙動を、全反射蛍光X線分析(TXRF)を用いて解析した。その結果、以下の事が分かった。(1)裏面Cu汚染濃度が高いほどSi中に拡散しにくい。(2)裏面に酸化膜が有る場合、CuはSi中に拡散しやすくなる。(3)表面に拡散できるCu濃度は、Si中のCu固溶度に制限される。(4)表面の酸化膜厚が3nmよりも厚い場合、裏面のCuは表面の酸化膜中、およびその近傍のSi中に拡散しない。以上のCu拡散挙動を考慮することにより、MOSキャパシタ、MOSトランジスタの信頼性に及ぼす、裏面Cu汚染の影響を初めて明らかにした。
- 社団法人電子情報通信学会の論文
- 2003-01-31
著者
-
由上 二郎
(株)日立製作所 中央研究所
-
由上 二郎
(株)半導体先端テクノロジーズ(selete)
-
朴澤 一幸
(株)日立製作所中央研究所ULSI研究部
-
由上 二郎
ルネサス テクノロジ
-
朴澤 一幸
(株)日立製作所中央研究所
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- フェルミピニングによるpoly-Si電極の仕事関数制御と低電力用CMOSFET特性の向上(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- 原材料に起因したHf酸化膜中メタル不純物の分析とTDDB寿命への影響
- HfSiON high-kゲート形成プロセスによるBTストレス中のV_安定性改善(プロセスクリーン化と新プロセス技術)
- 低リーク、高移動度HfSiONゲートを実現する界面制御技術(プロセスクリーン化と新プロセス技術)
- Dual-core-SiON技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜(IEDM(先端CMOSデバイス・プロセス技術))
- Dual-core-SiON 技術を活用したhp65-SoC LOP向けOI-SiNゲート絶縁膜
- HfSiON絶縁膜を用いたメタルゲートCMOSプロセスの検討
- CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 過渡電流および定常電流を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- NBTIから考えるSiONゲート絶縁膜のスケーラビリティ(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 配線工程におけるウエハ裏面Cu汚染のデバイス信頼性に与える影響
- 半導体製造プロセスにおけるCu汚染によるデバイス信頼性劣化とそのメカニズム
- 最近の展望 シリコンプロセス・デバイスにおける新材料の導入
- 3次元システムLSI開発のためのチップレベルTSVプロセス(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)