極薄ゲート絶縁膜MOSFETの量子力学的解析
スポンサーリンク
概要
- 論文の詳細を見る
ゲート酸化膜の薄膜化に伴い,電界効果トランジスタの設計のために量子力学的な解析が不可欠になってきている。そこで,(i)基板エネルギー準位の量子化による容量の低下,と(ii)多結晶シリコン・ゲート空乏電荷からのリモート電荷散乱による移動度の低下,という2つの課題について,解析した結果を報告する。(i)に関して,連続体と束縛準位を共に考慮する事で,蓄積側の測定値から酸化膜換算膜厚を抽出するための解析的な模型を提案する。(ii)に関して,鏡像・遮蔽・量子化といった効果を正確に取り入れる事で,移動度の計算値と実験値の定量的な一致を確認した。
- 社団法人電子情報通信学会の論文
- 2002-06-13
著者
-
木村 紳一郎
(株)日立製作所中央研究所
-
嶋本 泰洋
(株)日立製作所中央研究所
-
平谷 正彦
(株)日立製作所 中央研究所
-
鳥居 和功
(株)日立製作所 中央研究所
-
斉藤 慎一
(株)日立製作所 中央研究所
-
斎藤 慎一
(株)日立製作所 中央研究所
-
尾内 享裕
(株)日立製作所 中央研究所
-
木村 紳一郎
日立製作所中央研究所
-
鳥居 和功
日立・中研
-
平谷 正彦
Hitachi Europe Ltd. Whitebrook Park
-
斉藤 慎一
(株)日立製作所中央研究所
-
尾内 享裕
日立 中研
-
斎藤 慎一
(株)日立製作所中央研究所
-
斎藤 慎一
日立製作所中央研究所
関連論文
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- フェルミピニングによるpoly-Si電極の仕事関数制御と低電力用CMOSFET特性の向上(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 水素還元プロセスによるPt/Pb(Zr, Ti)O_3/Ptキャパシタ電気特性の変化
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 2004 VLSIテクノロジーシンポジウム報告
- レーザーアニールによる不純物活性化とSiデバイス応用
- Si_3N_4/Si-rich Nitride(SRN)/Si_3N_4積層膜の電子捕獲特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- シリコン半導体デバイスの展望 (特集 次世代ICT社会を支える最先端デバイス製造システム)
- 強誘電体薄膜作製技術とプロセス技術
- 一括加工による強誘電体キャパシタの形成とその特性
- 不揮発DRAM用高耐性・低電力回路技術
- DRAM絶縁膜用極薄PZT薄膜
- C1 トンネル音響顕微鏡によるPZT薄膜の観察(超音波非破壊評価)
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- poly-Si電極における仕事関数変調とそのデバイスインパクト : SiON/poly-Si界面の微量Hfの効果(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- PA-5 歪イメージングによるPZT薄膜の観察(P.ポスターセッションA-概要講演・展示)
- SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 最先端半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの量産を支えるベストソリューション)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- ナノメートル時代の半導体デバイスと製造技術の展望 (特集2 最先端半導体デバイスの製造を支えるベストソリューション)
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ナノメートル世代のシリコン半導体デバイスの展望 (特集1 ナノメートル時代の最先端半導体デバイスの量産を支えるベストソリューション)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- Si MOSFETのしきい値電圧付近における電子移動度への遮蔽及び鏡像効果の解析
- 超高速光伝送用20GHz 49dBΩベース接地トランジスタ入力段付加型Siバイポーラ前置増幅器の試作
- 瞬間気相ドーピング法を用いた100 GHz Siバイポーラ技術
- 瞬間気相拡散法によりベースを形成したSiバイポーラトランジスタの試作と評価
- 3-1 システムLSIを支えるデバイス, プロセス技術 (3. 基盤技術)
- Quantum Phase Transition in d = ∞ Hubbard Model
- 28a-L-13 無限大次元引力Hubbard模型の基底状態の研究
- 無限次元ハバードモデルの量子相転移(基研研究会「統計物理の展望」,研究会報告)
- 30a-S-7 無限大次元Hubbard模型における超伝導転移
- 8a-PS-72 Fermi液体から反強磁性体への量子相転移
- 29a-J-3 引力Hubbard模型における超伝導と電荷密度波の共存
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 高速・低電力シリコンデバイスの現状と将来(ディジタル・一般)
- 高集積DRAMの現状と課題
- 半導体メモリー;DRAM
- 積み上げ拡散層型0.1μm-MOSFET
- シリコン超薄膜の電流注入発光
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 100nm世代のSoCプラットフォームに向けた丈高速および低電力/RF用途対応50nmCMOS技術
- 分割モデルによる自己整合型ハイボーラトランジスタのベース抵抗の検討
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 12-ps ECL 自己整合金属/IDP Siバイポーラ技術
- 自己整合金属/IDP技術による超高速バイポーラトランジスタの試作と評価(2)
- 自己整合金属/IDP技術による超高速バイポーラトランジスタの試作と評価(1)
- システムLSIを支えるプロセス技術 (特集 最新の半導体技術とその応用) -- (システムLSI技術)
- ギガビットDRAMに向けた新材料MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- 微細CMOSの特性ばらつき問題を解決するドーパントレスFDSOI : SOTB
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- BEOLプロセスを用いた超低電圧デバイスの開発(配線・実装技術と関連材料技術)
- ランダムテレグラフノイズ(RTN)の統計的評価手法と微細MOSFETばらつきへの影響(IEDM特集(先端CMOSテバイス・プロセス技術))