Si_3N_4/Si-rich Nitride(SRN)/Si_3N_4積層膜の電子捕獲特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
MONOS型不揮発性メモリの書換え動作に伴う電荷の局在抑制を目的に,Siを過剰に含むSiリッチ窒化膜(SRN)の電子捕獲特性,リテンション特性について検討を行った。Si窒化膜の膜厚を変えたMONOS構造にアバランシェ電子注入を行い電子の捕獲分布,高温リテンション特性を評価した。その結果,SRNもSi_3N_4と同様に電子はSi窒化膜の上下界面に捕獲されるが,高温リテンション特性は著しく劣化することが分かった。この対策として,窒化膜のトラップ深さと電子捕獲分布の解析を基にSi_3N_4/SRN/Si_3N_4積層構造を提案した。Si酸化膜と接する上下界面に極薄Si_3N_4(2nm)を形成した積層膜は,Si_3N_4単層膜と同等の捕獲特性,リテンション特性を示した。電荷保持膜をSi_3N_4/SRN/Si_3N_4積層膜にすることで,書換え回数の増大とリテンション特性確保の両方が期待できる。
- 社団法人電子情報通信学会の論文
- 2007-05-31
著者
-
石田 猛
日立製作所 中央研究所
-
峰 利之
日立製作所 中央研究所
-
峰 利之
(株)日立製作所中央研究所
-
鳥居 和功
日立製作所中央研究所
-
鳥居 和功
日立・中研
-
濱村 浩孝
日立製作所中央研究所
-
峰 利之
日立製作所中央研究所
-
石田 猛
日立製作所・中央研究所
-
鳥居 和功
日立製作所 中央研究所
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低速陽電子ビームを用いた high-κ 膜の空隙評価
- HfAlOxゲート絶縁膜をもつMOSキャパシタの過渡的電気特性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 化学増幅型レジストに及ぼす窒化シリコン膜表面水酸基の影響
- 電気抵抗比による市販ICのエレクトロマイグレーション信頼度評価(低誘電率層間膜,配線材料及び一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 水素還元プロセスによるPt/Pb(Zr, Ti)O_3/Ptキャパシタ電気特性の変化
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- モバイル機器用高密度オンチップメモリーSESO
- 極薄ポリSiを用いたスケーラブルメモリSESO
- ナノドット不揮発性メモリMEID
- C-11-3 SESO:低電力システムLSI向け大容量メモリの提案
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- 高電子移動度0.9nm-EOT TaSix/HfSiONゲートスタックの形成(先端CMOSデバイス・プロセス技術)
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- レーザーアニールによる不純物活性化とSiデバイス応用
- Si_3N_4/Si-rich Nitride(SRN)/Si_3N_4積層膜の電子捕獲特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- シリコン半導体デバイスの展望 (特集 次世代ICT社会を支える最先端デバイス製造システム)
- 強誘電体薄膜作製技術とプロセス技術
- 一括加工による強誘電体キャパシタの形成とその特性
- 不揮発DRAM用高耐性・低電力回路技術
- DRAM絶縁膜用極薄PZT薄膜
- C1 トンネル音響顕微鏡によるPZT薄膜の観察(超音波非破壊評価)
- Hf系絶縁膜中の水素原子の原子レベルの挙動の理論的研究 : ホールを起源とした絶縁破壊のメカニズム(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfO_2系high-kゲート絶縁膜信頼性劣化の物理モデル(IEDM特集(先端CMOSデバイス・プロセス技術))
- a-siGe薄膜の低温結晶化機構の電子顕微鏡的研究(TFTの材料・デバイス技術・応用及び一般)
- 電界ストレスによるlow-k膜の比誘電率上昇(TDDI)
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- PA-5 歪イメージングによるPZT薄膜の観察(P.ポスターセッションA-概要講演・展示)
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- MONOS型メモリの電荷蓄積機構の理論的研究(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- MONOS型不揮発メモリーの電子および正孔トラップ解析(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- XPS/AESによるHfSiOx薄膜の光学的誘電率の推定(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 重水を用いた原子層成長技術によるHigh-kゲート絶縁膜への重水素添加
- polySi/HfAlOx/SiONゲートスタックの経時絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- XPS時間依存測定法によるHfAlOx薄膜中の電荷捕獲現象の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 光電子分光分析によるHfAlOx/Si(100)系スタック構造における界面反応評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 128Mbit単一電子メモリー
- 128Mbit単一電子メモリ
- 128Mbit単一電子メモリ
- HfAlO_x/下地膜界面反応抑制の検討
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 研究紹介 HfO2系high-kゲート絶縁膜の信頼性劣化機構モデル
- 65nmノード向けHigh-kゲート絶縁膜技術 (特集 半導体プロセス技術のイノベーション)
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ(プロセス・デバイス・回路シミュレーション及び一般)
- ボロンドープトシリコン膜の成膜モデルとホール内膜厚分布シミュレーション
- 3次元積層を可能にする Poly-Si トランジスタ駆動の相変化メモリ
- MONOS型メモリの電荷蓄積機構の理論的研究
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- モノリシック光源に向けたゲルマニウム発光素子の研究(窒化物及び混晶半導体デバイス,及び一般)
- モノリシック光源に向けたゲルマニウム発光素子の研究(窒化物及び混晶半導体デバイス,及び一般)
- モノリシック光源に向けたゲルマニウム発光素子の研究(窒化物及び混晶半導体デバイス,及び一般)
- ランダムテレグラフノイズ(RTN)の統計的評価手法と微細MOSFETばらつきへの影響(IEDM特集(先端CMOSテバイス・プロセス技術))