SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
スポンサーリンク
概要
- 論文の詳細を見る
ゲート電極形成後に,高エネルギーイオン打込みにより,ゲート電極を通してパンチスルーストッパ(Punch-Through Stopper:PTS)層を形成する,SPS(Self-aligned PTS)MOSFETを試作し,その特性について従来構造と比較した.SPS構造の特長は,第1に,ゲート電極下でチャネル内部に向かって緩やかな濃度こう配をもつPTSプロファイルが形成できる点,第2に,ソース,ドレーン部では,PTS形成に伴う濃度上昇が抑制できる点にある.このプロファイルは,拡散層接合容量(C_j)の低減,しきい電圧(V_<th>の制御(具体的には,低V_<th>化と逆短チャネル効果の防止),電流駆動能力の向上を実現するだけでなく,短チャネル効果,および,ホットキャリヤ(HC)特性の改善を果たすことを明らかにした.また,前記特性を一度のイオン打込みにより実現することからプロセス簡略化にも対応する.
- 社団法人電子情報通信学会の論文
- 1996-02-25
著者
関連論文
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- ファイル応用を指向した256MビットDRAMの回路技術
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 2004 VLSIテクノロジーシンポジウム報告
- シリコン半導体デバイスの展望 (特集 次世代ICT社会を支える最先端デバイス製造システム)
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
- SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
- 最先端半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの量産を支えるベストソリューション)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- ナノメートル時代の半導体デバイスと製造技術の展望 (特集2 最先端半導体デバイスの製造を支えるベストソリューション)
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ナノメートル世代のシリコン半導体デバイスの展望 (特集1 ナノメートル時代の最先端半導体デバイスの量産を支えるベストソリューション)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- Si MOSFETのしきい値電圧付近における電子移動度への遮蔽及び鏡像効果の解析
- 最近のIEDM CMOSセッションにおける地域別研究動向(IEDM特集:先端CMOSデバイス・プロセス技術)
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- 平たん構造からの飛躍:Fin型チャネルFET構造の必然性
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- FD/DG-SOI MOSFETsによるスケーリング限界へのアプローチ
- 微細CM0Sの高周波分野への応用
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ (シリコン材料・デバイス)
- 高速・低電力シリコンデバイスの現状と将来(ディジタル・一般)
- 高集積DRAMの現状と課題
- 半導体メモリー;DRAM
- 積み上げ拡散層型0.1μm-MOSFET
- ゲート酸化膜の絶縁破壊メカニズム
- SHE(Substrate Hot Electron)注入によるゲート酸化膜破壊
- SOC向け大容量Cu/TaO/Cu MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- 微細CMOSの特性ばらつき問題を解決するドーパントレスFDSOI : SOTB
- α線によるソ-ス・ドレイン貫通効果
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- BEOLプロセスを用いた超低電圧デバイスの開発(配線・実装技術と関連材料技術)