低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス

スポンサーリンク

概要

• 論文の詳細を見る

• 低電圧動作用0.3μmアナデジ混在CMOS技術を、新たなMOSFET構造-横方向濃度分布埋込層(LDB)、及び、低電圧係数二層ポリシリコンキャパシタを用いて開発した。本報告では特にプロセスデバイス技術について詳述する。LDB構造MOSFFTは、加工プロセスによるチャネル長ばらつきに依存しない一定のしきい値電圧を実現し、また、従来に比べて接合容量を1, 2以下に低減するものである。一方、二層ポリシリコンキャパシタは、上側電極と絶縁膜の界面に砒素をイオン注入することにより、絶縁膜厚さをスケールダウンしても(酸化膜換算20nm)、電圧係数を従来の1/10に低減できている。

• 社団法人電子情報通信学会の論文
• 1993-06-25

著者

• 石井 達也

  日立製作所半導体事業部

• 関 浩一

  日立製作所中央研究所

• 西田 高

  日立製作所中央研究所

• 永井 亮

  日立製作所中央研究所

• 石井 達也

  日立製作所デバイス開発センタ

• 宮本 正文

  日立中央研究所

• 宮本 正文

  日立製作所中央研究所

• 永井 亮

  (株)日立製作所中央研究所

• 西田 高

  日立製作所半導体事業部生産統括本部生産技術部

関連論文

• 1B-2 発光解析を用いたVLSIファンクション不良解析技術
• 140mm^2 0.4μm 64Mb AND型フラッシュメモリ
• 1)a-Si用金属-シリコン透明電極とその1次元センサへの応用(テレビジョン電子装置研究会(第129回))
• a-Si用金属-シリコン透明電極とその一次元センサへの応用
• 4) a-Siダイオードを使った密着方式1次元センサー(テレビジョン電子装置研究会(第120回))
• a-Siダイオードを使った密着方式一次元センサ
• 3V単一電源64Mビットフラッシュメモリ用AND型セル
• ファイル応用を指向した256MビットDRAMの回路技術
• 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
• 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
• SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
• オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
• 128Mbit単一電子メモリー
• 128Mbit単一電子メモリ
• 128Mbit単一電子メモリ
• 低電圧DRAM用相補型ゲインセル技術
• 1.8V動作AND型512Mbフラッシュメモリの回路設計 (メモリ・混載メモリ及びIC一般)
• 室温動作単一電子メモリーおよびトランジスタ
• A-64 パストランジスタ回路集積化技術: LEAP(A-3. VLSI設計技術,一般講演)
• シリコンファイルへの道を開くフラッシュメモリの開発 (最新半導体技術)
• サブミクロンLSI技術 (最新半導体技術)
• 5)ライン増幅MOS型固体撮像素子-基本特性の解析(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)

もっと見る 閉じる

スポンサーリンク