3V単一電源64Mビットフラッシュメモリ用AND型セル
スポンサーリンク
概要
- 論文の詳細を見る
本研究では、小型携帯用ファイル市場をターゲットとした次世代のフラッシュメモリを実現するためのAND型メモリセル構造とその動作方式を提案した。メモリセルデータの書換えにFowler-Nordheimトンネル現象を用いて3V外部単一電源化を可能とし、コンタクトレスアレイ構成によりビット当たりのドレインコンタクト数を低減して微細化を進めた。0.4μm加工技術により、1.28μm^2のセル面積を持つメモリセルを開発し、トンネル書換え方式による基本動作を確認するとともに、10^5回以上の書換え信頼性の見通しを得た。
- 社団法人電子情報通信学会の論文
- 1993-11-25
著者
-
田中 利広
日立製作所半導体事業部
-
宮本 直樹
日立デバイスエンジニアリング(株)
-
佐伯 俊一
日立デバイスエンジニアリング(株)
-
田中 利広
(株)日立製作所中央研究所
-
田中 利広
日立
-
大路 譲
株式会社日立製作所半導体事業部
-
足立 哲生
日立製作所中央研究所
-
加藤 正高
日立製作所中央研究所
-
牛山 雅弘
日立製作所中央研究所
-
久米 均
日立製作所中央研究所
-
佐々木 敏夫
日立製作所半導体事業部
-
大路 譲
日立製作所半導体事業部
-
西田 高
日立製作所中央研究所
-
加藤 正高
(株)日立製作所半導体事業部半導体開発センタ
-
佐々木 敏夫
ルネサステクノロジ
-
足立 哲生
(株)日立製作所半導体事業部半導体開発センタ
-
西田 高
日立製作所半導体事業部生産統括本部生産技術部
-
牛山 雅弘
(株)日立製作所中央研究所ulsi研究部
関連論文
- 140mm^2 0.4μm 64Mb AND型フラッシュメモリ
- ファイル用途AND型フラッシュメモリのメモリ動作方式の検討
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ
- 10MB/s多値高速書込み実現のための1Gb AG-AND型フラッシュメモリセルデバイス技術(MRAM,不揮発メモリ,メモリ,一般)
- コンテンツ配信用ギガスケールAG-AND型フラッシュメモリセル
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- Si上極薄SiO_2膜帯電のX線照射時間依存性
- 1)a-Si用金属-シリコン透明電極とその1次元センサへの応用(テレビジョン電子装置研究会(第129回))
- a-Si用金属-シリコン透明電極とその一次元センサへの応用
- 4) a-Siダイオードを使った密着方式1次元センサー(テレビジョン電子装置研究会(第120回))
- a-Siダイオードを使った密着方式一次元センサ
- AND型フラッシュメモリの動向
- 3V単一電源フラッシュメモリのビット毎制御書換え方式の検討
- フラッシュメモリ信頼性におけるフローティングゲート形状の影響
- 3V単一電源フラシュメモリのワードデコーダ回路方式の検討
- 3V単一電源フラッシュメモリの書込みパルス幅べき乗比印加方式の検討
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- ファイル応用を指向した256MビットDRAMの回路技術
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
- オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- 高集積DRAM用CVD-Ta_2O_5キャパシタ技術
- 0.4μm^2自己整合AND型フラッシュメモリセル技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 低電圧DRAM用相補型ゲインセル技術
- 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
- ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
- フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
- フラッシュメモリにおけるウェルデコード消去方式の検討
- フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
- 1.8V動作AND型512Mbフラッシュメモリの回路設計 (メモリ・混載メモリ及びIC一般)
- 12)3次元情報の簡易表示装置の試作(画像通信システム研究会(第72回))
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 5)ライン増幅MOS型固体撮像素子-基本特性の解析(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)
- フラッシュメモリー技術