高集積DRAM用CVD-Ta_2O_5キャパシタ技術

スポンサーリンク

概要

• 論文の詳細を見る

• 256MDRMの立体構造キャパシタへの適用を検討してきたCVD-Ta_2O_5膜の高耐圧化、薄膜化を進めるため、膜形成後の熱処理によるTa_2O_5膜質の変化をERD,RBS法、TDS法、X線散乱法、電流-電圧特性測定等を用いて検討した。UV-O_3処理は、活性酸素の供給によりTa_2O_5膜中の酸素欠陥を埋め、化学量論組成の改善に有効であるが、リーク電流の低減によは600℃以上の温度で酸素熱処理による炭素不純物除去と800℃以上の熱処理によるTa_2O_5膜の結晶化が必要である。Ta_2O_5膜の結晶化により化学量論組成の改善、炭素不純物除去は、より加速される。

• 社団法人電子情報通信学会の論文
• 1993-11-25

著者

• 大路 譲

  株式会社日立製作所半導体事業部

• 大路 譲

  日立製作所半導体事業部

• 大路 譲

  (株)半導体先端テクノロジーズ(selete)

• 中田 昌之

  日立製作所中央研究所

• 平山 美鈴

  日立製作所中央研究所

• 大路 譲

  半導体先端テクノロジーズ(selete)

関連論文

• 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
• ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
• Si上極薄SiO_2膜帯電のX線照射時間依存性
• 3V単一電源64Mビットフラッシュメモリ用AND型セル
• ファイル応用を指向した256MビットDRAMの回路技術
• HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
• メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
• 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
• 高速/高信頼性 130nm-node MRAM
• フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
• ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
• ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
• Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
• (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 高性能,低消費電力を目指すCMOSデバイス構造の今後の発展(極限の微細化を目指す半導体プロセス技術)
• トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
• トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
• ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
• Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
• 21世紀に向けた半導体メモリの技術課題とロードマップ
• 高集積DRAM用CVD-Ta_2O_5キャパシタ技術
• しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS

もっと見る 閉じる

スポンサーリンク