ファイル用途AND型フラッシュメモリのメモリ動作方式の検討
スポンサーリンク
概要
- 論文の詳細を見る
高集積化、低電圧化に適するAND型フラッシュメモリセルを用い、ファイルメモリ用途に特化したフラッシュメモリを検討した。共通ソース線をワード線と平行に配置するレイアウト方式の採用と、メモリセルの並列接続ビット数を増やすことにより、メモリアレイ面積の低減を図り、従来のチップサイズを8.8%削減できる見通しを得た。また、信頼性の向上を目的として、メモリ動作制御方式において、読出しワード線電圧の低電圧化と消去しきい値電圧の低電圧化により書換えしきい値電圧の狭電圧化を図った。
- 社団法人電子情報通信学会の論文
- 1995-11-22
著者
-
加藤 章
株式会社ルネサステクノロジ
-
田中 利広
株式会社 日立製作所半導体事業部半導体開発センタ
-
加藤 正高
株式会社 日立製作所半導体事業部半導体開発センタ
-
加藤 章
株式会社 日立製作所半導体事業部メモリ本部
-
辻川 哲也
株式会社 日立製作所デバイス開発センタ
-
土屋 修
株式会社 日立製作所デバイス開発センタ
-
田中 利広
(株)日立製作所中央研究所
-
田中 利広
日立
-
辻川 哲也
(株)日立製作所デバイス開発センタ
-
加藤 正高
(株)日立製作所半導体事業部半導体開発センタ
-
土屋 修
株式会社ルネサステクノロジ
関連論文
- マイコン搭載フラッシュメモリモジュールの内蔵電源システム(新メモリ技術とシステムLSI)
- マイクロコントローラ搭載512KB MONOS型フラッシュメモリモジュール(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 140mm^2 0.4μm 64Mb AND型フラッシュメモリ
- ファイル用途AND型フラッシュメモリのメモリ動作方式の検討
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 1)a-Si用金属-シリコン透明電極とその1次元センサへの応用(テレビジョン電子装置研究会(第129回))
- a-Si用金属-シリコン透明電極とその一次元センサへの応用
- 4) a-Siダイオードを使った密着方式1次元センサー(テレビジョン電子装置研究会(第120回))
- a-Siダイオードを使った密着方式一次元センサ
- AND型フラッシュメモリの動向
- 3V単一電源フラッシュメモリのビット毎制御書換え方式の検討
- フラッシュメモリ信頼性におけるフローティングゲート形状の影響
- 3V単一電源フラシュメモリのワードデコーダ回路方式の検討
- 3V単一電源フラッシュメモリの書込みパルス幅べき乗比印加方式の検討
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- マイクロコントローラ搭載512KB MONOS型フラッシュメモリモジュール(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- ランダム・テレグラフ・シグナルによるMOSFETのしきい値電圧変動量に対する離散不純物効果のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 0.4μm^2自己整合AND型フラッシュメモリセル技術(ディープサブミクロンMOSトランジスタ技術小特集)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
- 1.8V動作AND型512Mbフラッシュメモリの回路設計 (メモリ・混載メモリ及びIC一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)
- ばらつき因子の大域的な同定と統計的ワーストケースモデルの生成方法について(プロセス・デバイス・回路シミュレーション及び一般)