低電圧DRAM用相補型ゲインセル技術
スポンサーリンク
概要
- 論文の詳細を見る
従来のDRAMセルの低電圧動作性を大幅に向上できる相補型ゲインセル技術について述べる。セルは、書き込み用トランジスタとその反対の導電型で浮遊ゲートをもつ読み出し用トランジスタから構成した。このセルでは、電源電圧0.8Vにおいて、同一蓄積容量をもつ従来セルの100倍の信号電圧が得られ、0.3μm微細加工によりセル面積0.87μm^2トレンチ型セルが実現できる見通しを示す。また、将来の大容量DRAMにおけるゲインセル技術の可能性を議論する。
- 社団法人電子情報通信学会の論文
- 1994-12-15
著者
-
久礼 得男
日立製作所中央研究所
-
西田 高
日立製作所中央研究所
-
宿利 章二
(株)GENUSION
-
宿利 章二
日立製作所中央研究所
-
久礼 得男
日立製作所中央研究所ulsi研究センター
-
西田 高
日立製作所半導体事業部生産統括本部生産技術部
関連論文
- フラッシュメモリ信頼性におけるフローティングゲート形状の影響
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ファイル応用を指向した256MビットDRAMの回路技術
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
- 低電圧DRAM用相補型ゲインセル技術
- ナノメターリングラーフィにおけるレジストパターンゆらぎのシミュレーションによる解析
- 5)ライン増幅MOS型固体撮像素子-基本特性の解析(〔情報入力研究会コンシューマエレクトロニクス研究会〕合同)