BEOLプロセスを用いた超低電圧デバイスの開発(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
抵抗変化を起こす機能材料を,集積回路の配線(BEOL)プロセスを用いて配線間に埋め込んだ抵抗変化型不揮発デバイスは,動作電圧の低電圧化限界を迎えつつあるMOSFETに代わって,更なる低電圧化が可能なデバイスの候補である.本稿では,超低電圧デバイス技術研究組合で開発している磁性変化,相変化,原子移動などの物理現象を利用した抵抗変化型不揮発デバイスに関して,進捗と課題,および,デバイス試作と実証に向けたウエハ試作に関する新たな取り組みを紹介する.
- 2012-02-27
著者
関連論文
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 2004 VLSIテクノロジーシンポジウム報告
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
- 最先端半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの量産を支えるベストソリューション)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- ナノメートル時代の半導体デバイスと製造技術の展望 (特集2 最先端半導体デバイスの製造を支えるベストソリューション)
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ナノメートル世代のシリコン半導体デバイスの展望 (特集1 ナノメートル時代の最先端半導体デバイスの量産を支えるベストソリューション)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- Si MOSFETのしきい値電圧付近における電子移動度への遮蔽及び鏡像効果の解析
- 高速・低電力シリコンデバイスの現状と将来(ディジタル・一般)
- 高集積DRAMの現状と課題
- 半導体メモリー;DRAM
- 積み上げ拡散層型0.1μm-MOSFET
- 微細CMOSの特性ばらつき問題を解決するドーパントレスFDSOI : SOTB
- BEOLプロセスを用いた超低電圧デバイスの開発(配線・実装技術と関連材料技術)
- BEOLプロセスを用いた超低電圧デバイスの開発