ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
スポンサーリンク
概要
著者
関連論文
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 2004 VLSIテクノロジーシンポジウム報告
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 最先端半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの量産を支えるベストソリューション)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- ナノメートル時代の半導体デバイスと製造技術の展望 (特集2 最先端半導体デバイスの製造を支えるベストソリューション)
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ナノメートル世代のシリコン半導体デバイスの展望 (特集1 ナノメートル時代の最先端半導体デバイスの量産を支えるベストソリューション)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- 0.1-0.2μm MOSFETの電流駆動能力決定要因の解析
- Si MOSFETのしきい値電圧付近における電子移動度への遮蔽及び鏡像効果の解析
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 高速・低電力シリコンデバイスの現状と将来(ディジタル・一般)
- 高集積DRAMの現状と課題
- 半導体メモリー;DRAM
- 積み上げ拡散層型0.1μm-MOSFET
- DRAMキャパシターへの高誘電体薄膜の応用-課題と方向
- ギガビットDRAMに向けた新材料MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- 微細CMOSの特性ばらつき問題を解決するドーパントレスFDSOI : SOTB
- BEOLプロセスを用いた超低電圧デバイスの開発(配線・実装技術と関連材料技術)