アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
スポンサーリンク
概要
- 論文の詳細を見る
SOC向けに、CMOSプロセスとの整合性と低電圧動作に優れた高集積メモリセル、"アンブレラセル"を提案する。本セルは2つのトランジスタと1つの平面型MIM(Metal-Insulator-Metal)キャパシタから構成されるダイナミック型メモリセルである。セル面積はSRAMの約40%と小さく、論理プロセスにマスクを1枚追加するだけで形成できる。検討の結果、セル内のバイアス条件の最適化により、リーク電流の多い論理用標準トランジスタを利用するにも関わらず111μsのリテンション時間を確保できる見通しを得た。また、デュアルプリチャージ方式を適用することにより、0.72Vという低電圧下で10nsの高速ランダムサイクルが可能となることがわかった。
- 社団法人電子情報通信学会の論文
- 2003-08-15
著者
-
大平 信裕
(株)日立超LSIシステムズ先端技術開発部
-
石川 剛
(株)日立製作所中央研究所
-
秋山 悟
日立製作所・中央研究所
-
渡部 隆夫
日立中央研究所
-
秋山 悟
(株)日立製作所中央研究所
-
渡部 隆夫
(株)日立製作所中央研究所
-
久本 大
(株)日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
渡部 隆夫
(株)日立製作所 中央研究所
-
大平 信裕
(株)日立超lsiシステムズ
-
渡部 隆夫
(株)日立製作所
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プラスマイナス高電圧の発生を可能とした基板制御型チャージポンプ(電子回路)
- 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- シリコン半導体デバイスの展望 (特集 次世代ICT社会を支える最先端デバイス製造システム)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- SPS(Self-aligned Punch-through Stopper)構造のMOSFET動作特性
- ギガビット時代のDRAM設計における統計的手法導入の提案
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ナノメートル世代のシリコン半導体デバイスの展望 (特集1 ナノメートル時代の最先端半導体デバイスの量産を支えるベストソリューション)
- 0.5V DRAMアレイ向け低しきい値CMOSプリアンプ(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 最近のIEDM CMOSセッションにおける地域別研究動向(IEDM特集:先端CMOSデバイス・プロセス技術)
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- 平たん構造からの飛躍:Fin型チャネルFET構造の必然性
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- FD/DG-SOI MOSFETsによるスケーリング限界へのアプローチ
- 微細CM0Sの高周波分野への応用
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ (シリコン材料・デバイス)
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- ポストPC時代のシステムメモリ技術
- ポストPC時代のシステムメモリ技術
- SOC向け大容量Cu/TaO/Cu MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- α線によるソ-ス・ドレイン貫通効果
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- 恒久的データアーカイブに向けた石英ガラスへの記録再生技術(固体メモリ・媒体,一般)
- 数億年以上のデータ保存に向けたストレージ技術