五酸化タンタル界面層の形成による相変化メモリの書換えの低電力化(不揮発性メモリ及び関連プロセス一般)
スポンサーリンク
概要
- 論文の詳細を見る
相変化メモリの低電力書換えを実現する革新的なメモリセルを開発した。GeSbTe(GST)とWプラグの間に極薄のTa_2O_5界面層を挿入することにより、セルの書換えに必要な電圧/電流を大きく低減することを見出した。このTa_2O_5界面層は、GSTの効率的な発熱を可能にする熱抵抗層としてだけでなく、GSTとSiO_2間の接着層としても機能する。一方、極薄の絶縁膜では直接トンネル電流が支配的であるため、WプラグからGSTに流れる電流を界面層が阻害することはない。この結果、130nmノードのCMOSプロセスで試作した、直径180nmのWプラグを有するメモリセルにおいて、電源電圧 1.5V以下で電流100uA以下でも確実に書換え可能な相変化メモリセルが得られた。さらに、Ta_2O_5界面層の形成方法を最適化することにより、抵抗値のウエハ面内ばらつきを抑制すると同時に、高抵抗/低抵抗比が2桁で10^6回の書換えを実現した。
- 社団法人電子情報通信学会の論文
- 2007-03-08
著者
-
岩崎 富生
(株)日立製作所機械研究所
-
外村 修
(株)日立製作所 中央研究所
-
松井 裕一
(株)日立製作所中央研究所
-
藤崎 芳久
(株)日立製作所中央研究所
-
木下 勝治
日立製作所中央研究所
-
森川 貴博
日立製作所中央研究所
-
黒土 健三
日立製作所中央研究所
-
半澤 悟
日立製作所中央研究所
-
守谷 浩志
日立製作所機械研究所
-
高浦 則克
日立製作所中央研究所
-
古賀 剛
(株)ルネサステクノロジ
-
半澤 悟
(株)日立製作所中央研究所
-
松崎 望
(株)日立製作所中央研究所
-
高浦 則克
(株)日立製作所中央研究所
-
茂庭 昌弘
(株)ルネサステクノロジ
-
黒土 健三
(株)日立製作所 中央研究所
-
守谷 浩志
(株)日立製作所 機械研究所
-
寺尾 元康
(株)日立製作所 中央研究所
-
岩崎 富生
(株)日立製作所 機械研究所
-
森川 貴博
(株)日立製作所 中央研究所
-
木下 勝治
(株)日立製作所 中央研究所
-
岩崎 富生
(株)日立製作所
-
藤崎 芳久
(株)日立製作所
-
松井 裕一
(株)日立製作所 中央研究所
-
寺尾 元康
(株)日立製作所 ストレージテクノロジー研究センター
-
松崎 望
(株)日立製作所 中央研究所
関連論文
- 依頼講演 双方向ローカルライトドライバ,1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM (集積回路)
- ニッケル元素添加による高耐熱コバルトシリサイドの開発
- 第 1 部 (5) 半導体デバイスにおける表面処理と強度信頼性
- 銅配線構造における応力誘起ボイドに関する検討(S05-5 ナノ・マイクロ構造体の信頼性,S05 薄膜の強度物性と信頼性)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- 樹脂モールド構造内部における界面接着強度の予測への原子レベルモデリングの適用
- リーク電流が大きいMOSFETの移動度導出
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- Nd2Fe14B永久磁石の磁気異方性
- 第一原理計算ソフトウェアWIEN2kによる磁気特性研究の手引き
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 1.5V-CMOS動作オンチップ相変化RAM回路技術
- 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- 強誘電体薄膜作製技術とプロセス技術
- 一括加工による強誘電体キャパシタの形成とその特性
- DRAM絶縁膜用極薄PZT薄膜
- J0402-2-6 原子シミュレーションによる樹脂モールド構造の接着界面強度評価(締結・接合部の力学・プロセスと信頼性評価(2))
- 無機超解像膜を用いた光ディスクの再生信号シミュレーション
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- High-k膜を利用したバイオ系ドット型フローティングゲートメモリ(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 相変化光ディスクの記録マーク形成シミュレーション
- 相変化光ディスクの記録マーク形成シミュレーション
- 相変化光ディスクの記録マーク形成シミュレーション
- 相変化光ディスクの記録マーク形成シミュレーション
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 樹脂と無機材料の密着性を予測する分子シミュレーション
- ナノテクデバイスにおける薄膜材料の接合(創立110周年記念,つなぐ,つける,はめる)
- トライボロジー分野における数値シミュレーション技術の動向
- 現象論的計算によるFe-Pt2元系FePt_3及びFePt規則相平衡状態図の評価
- 五酸化タンタル界面層の形成による相変化メモリの書換えの低電力化(不揮発性メモリ及び関連プロセス一般)
- 405 材料の機械特性のマルチスケールシミュレーション(計算力学と数値シミュレーション)
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- ナノ加工を支える分子シミュレーション
- ナノスケール薄膜界面の剥離強度計算技術と測定技術(数値計算と現実)
- MOSトランジスタのゲートリーク電流特性に対するひずみ効果の第一原理解析(オーガナイズドセッション,計算力学とその応用)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 737 第一原理計算による SiON ゲート絶縁膜を用いた MOS トランジスタにおけるリーク電流のひずみ依存性解析
- 3次元実装を支える薄膜はく離強度解析・評価技術
- (5)分子動力学法を用いたSi薄膜真性応力と微細構造の解析
- 分子動力学法を用いたSi薄膜真性応力と微細構造の解析
- シリコン結晶のラマン振動数に対する応力効果の分子動力学解析
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- ギガビット時代のDRAM設計における統計的手法導入の提案
- MIMキャパシタ用電極の形成技術
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- High-k膜を利用したバイオ系ドット型フローティングゲートメモリ(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 強誘電体PZTのMOCVD成長(酸化物のエピタキシー)
- 分子動力学を応用した薄膜界面のはく離強度評価技術
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 112 分子動力学法による炭素膜の摩耗特性解析
- 遺伝的アルゴリズムによるTersoff原子間ポテンシャルのパラメータ最適化
- 摩擦界面における原子スケール変形・破壊挙動の分子動力学解析
- 粒界グルービングの分子動力学による解析
- 分子動力学法を用いたナノ結晶アルミニウムの引張変形解析
- 薄膜を有する金属面における摩擦,摩耗現象の分子動力学シミュレーション
- 分子動力学法を用いたアルミニウム双結晶のせん断変形シミュレーション
- アルミニウム結晶中の熱活性による粒界すべり-粒界移動の分子動力学シミュレーション
- 動摩擦現象の分子動力学シミュレーション : α-Fe表面間にソフトコアポテンシャルを仮定した場合
- ゆらぎを無視した近似解析および分子動力学による鉄単結晶引張破壊の解析
- 28a-ZN-9 ゆらぎを無視した近似および分子動力学を用いた破壊解析
- 温度を考慮した鉄単結晶変形の分子動力学シミュレーション
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ED2000-130 / SDM2000-112 / ICD-2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- Pt膜におけるヒロック発生メカニズムの解明
- 403 分子動力学シミュレーションによる金属/ポリマー界面の密着性解析(計算力学と数値シミュレーション)
- 結晶成長技術の発展を目指して(関連学会代表挨拶,第1章 挨拶,日本結晶成長学会創立30周年記念)
- 強誘電体薄膜表面の相分離層処理技術 : 化学処理による強誘電体薄膜表面の清浄化技術
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル, 2T1Rセルレイアウトを用いた32Mb SPRAM
- 微細ポリシリコンパターン上に形成されたチタンシリサイド膜の解析
- J0403-1-4 樹脂モールド構造におけるセラミックスと樹脂間の接着界面強度評価([J0403-1]締結・接合部の力学と評価(1):接着接合)
- Si/SiO_2系における原子間力を再現するポテンシャルの開発
- 224 分子動力学シミュレーションによる樹脂材料界面の密着性解析(OS15.電子・原子・マルチシミュレーションに基づく材料特性評価(7),オーガナイズドセッション)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4Fのポリシリダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ (集積回路)
- 4Fのポリシリダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ (シリコン材料・デバイス)
- ？？.接着の物理(9)樹脂モールド構造における内部界面強度評価
- 3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ(プロセス・デバイス・回路シミュレーション及び一般)
- 114 微小カンチレバー試験片を用いた20nm厚Cu薄膜の弾塑性変形特性評価(変形,一般セッション)
- 3次元積層を可能にする Poly-Si トランジスタ駆動の相変化メモリ
- ニッケル元素添加による高耐熱コバルトシリサイドの開発
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)