MISS型トンネル・ダイオード・メモリ用高S/N化技術
スポンサーリンク
概要
- 論文の詳細を見る
MISS型トンネル・ダイオード・セルによる高集積RAMの実現に向け、課題を検討し、それを解決する三つの高S/N化技術を提案した。第一に、スタンバイ電圧制御方式により、非選択セルの電流を低減し、実効的読み出し信号の減少を75%から15%に抑制した。第二に、階層型ビット線構成により、センスアンプ数を増加させること無く、ビット線当りのメモリセル数を低減した。第三に、ツイン・ダミーセルにより、読み出し信号の判別に用いる正確な参照信号を発生した。これらの技術により、セルファクタが6のキャパシタレスメモリセルの実現見通しを得た。
- 社団法人電子情報通信学会の論文
- 2002-08-15
著者
-
関口 知紀
(株)日立製作所システム開発研究所
-
松岡 秀行
(株)日立製作所基礎研究所
-
半澤 悟
日立製作所中央研究所
-
関口 知紀
株式会社日立製作所中央研究所
-
半澤 悟
(株)日立製作所中央研究所
-
阪田 健
(株)日立製作所中央研究所
-
坂田 健
(株)日立製作所 中央研究所
-
関口 知紀
(株)日立製作所中央研究所
-
松岡 秀行
日立製作所基礎研究所
-
松岡 秀行
(株)日立製作所中央研究所
関連論文
- 依頼講演 双方向ローカルライトドライバ,1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM (集積回路)
- スループットコンピューティング向け1Tbyte/s 1Gbit3次元積層DRAMアーキテクチャ (シリコン材料・デバイス)
- 異種OS共存技術(DARMA)の適用によるシステム移行方式
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- 双方向電流書換方式、平行化方向読出し方式を用いた2Mb-SPRAM (SPin-transfer torque RAM)(新メモリ技術とシステムLSI)
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
- ギガビットDRAM用高データレート回路技術
- 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 1.5V-CMOS動作オンチップ相変化RAM回路技術
- 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- 2Mビットのスピン注入方式不揮発性RAMを試作
- ユビキタス情報時代の超低消費電力LSI技術 デバイス・回路・RAM (特集 ユビキタス情報社会を支える半導体)
- 不揮発DRAM用高耐性・低電力回路技術
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- A Precise On-Chip Voltage Generator for a Giga-scale DRAM with a Negative Word-line Scheme
- 高速・低電力強誘電体メモリを実現する新読み出し回路方式
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 五酸化タンタル界面層の形成による相変化メモリの書換えの低電力化(不揮発性メモリ及び関連プロセス一般)
- ギガビット時代のDRAM設計における統計的手法導入の提案
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 情報制御システム統合のための高信頼化技術
- デモ18 ナノカーネル方式による異種OS共存技術「DARMA」の提案
- 3Z-2 ナノカーネル方式による異種OS共存技術「DARMA」の実装
- 3Z-1 ナノカーネル方式による異種OS共存技術「DARMA」の提案
- 0.5V DRAMアレイ向け低しきい値CMOSプリアンプ(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 半導体メモリ
- 画像メモリ : (1)半導体メモリ
- 高読出しディスターブ耐性と長リテンションを実現する高耐熱スピン注入RAM
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル, 2T1Rセルレイアウトを用いた32Mb SPRAM
- 4F[2] DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ (集積回路)
- 4F[2] DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ (シリコン材料・デバイス)
- スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ
- 半導体メモリ
- 3次元集積化技術を利用した高スループットコンピューティング向け1 Tbyte/s 1 GbitマルチコアDRAMアーキテクチャ(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)