情報制御システム統合のための高信頼化技術

スポンサーリンク

概要

• 論文の詳細を見る

• 産業システムの分野においては, 市場競争力を高めるため, 制御系システムと情報系システムの関連をより密接に保つ, いわゆる情報制御システムの統合が必須となりつつある.このようなシステムでは, 各々異なる信頼性要件を持つ制御系と情報系の信頼性も統合する必要がある.本論文では, そのための技術として, ナノカーネル方式を提案, 開発した.一般に, 情報系システムと制御系システムでは異なるOS(Operating System)を用いるため, 情報制御システム統合のためには, 一台のマシン上への複数OS共存とOS障害の波及防止機能を実現する必要がある.また, 情報系システムでは標準(オープンな)部品を組み合わせたオープンシステムの採用が主流であり, 信頼性確保のための課題が多い.これらを解決するため, ナノカーネルでは(1)独立実行機能:一台の計算機上に複数OSを共存させ, 独立実行する機能, (2)OS関連携機能:各々独自の機能を持つOSが機能連携し, 情報制御システム統合を可能とする機能, を開発した.これにより, 従来, 分離されていた, 制御用のリアルタイムOSと情報系の汎用OSを共存させ, より高信頼, 高可用なシステムを構築することが可能となる.

• 日本信頼性学会の論文
• 2000-07-25

著者

• 関口 知紀

  (株)日立製作所システム開発研究所

• 新井 利明

  (株)日立製作所システム開発研究所

• 新井 利明

  株式会社日立製作所システム開発研究所

• 関口 知己

  株式会社日立製作所システム開発研究所

• 中橋 晃文

  (株)日立製作所

• 関口 知紀

  (株)日立製作所中央研究所

• 新井 利明

  (株)日立製作所

関連論文

• スループットコンピューティング向け1Tbyte/s 1Gbit3次元積層DRAMアーキテクチャ (シリコン材料・デバイス)
• 異種OS共存技術(DARMA)の適用によるシステム移行方式
• 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
• ギガビットDRAM用高データレート回路技術
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
• 汎用OSと専用OSを高効率に相互補完するナノカーネルの提案と実現(システムソフトウェア設計・構成論)
• 不揮発DRAM用高耐性・低電力回路技術
• クラウドコンピューティングを支える基盤技術 (特集 ITプラットフォーム)
• MISS型トンネル・ダイオード・メモリ用高S/N化技術
• MISS型トンネル・ダイオード・メモリ用高S/N化技術
• 高速・低電力強誘電体メモリを実現する新読み出し回路方式
• 階段波出力バッファを用いた低ノイズ・高速データ伝送
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• ギガビット時代のDRAM設計における統計的手法導入の提案
• 情報制御システム統合のための高信頼化技術
• デモ18 ナノカーネル方式による異種OS共存技術「DARMA」の提案
• 3Z-2 ナノカーネル方式による異種OS共存技術「DARMA」の実装
• 3Z-1 ナノカーネル方式による異種OS共存技術「DARMA」の提案
• 命令トレースとロック取得状況測定モニタによるSMP性能評価
• 0.5V DRAMアレイ向け低しきい値CMOSプリアンプ(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 4A-1 基幹系システム向け仮想化技術「Virtage」の開発(その1) : 開発方針と特長(仮想化技術(2),一般セッション,アーキテクチャ)
• シンクライアント環境におけるプレゼンス管理システムの開発
• スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ(グリーン・コンピューティング,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 半導体メモリ
• 画像メモリ : (1)半導体メモリ
• 汎用OSにおけるマルチプロセスサポート方式のメモリ継承機能
• 汎用OSにおけるマルチプロセスサポート方式の提案
• 三階層記憶方式の仮想記憶制御への適用と分析・評価
• ファイル常駐キャッシング機能の提案と評価
• 分散システム構築支援機能の提案と実現
• 異種OS共存技術「DARMA」の開発と制御システムへの適用--WindowsNTの高信頼化、リアルタイム拡張技術とパソコンPLCへの適用
• 産業用パソコンにおけるオープン化と"ディペンダブル性"の強化 (特集 オープンシステムにみる信頼性の考え方と対策) -- (要素技術にみる信頼性対策とその進め方)
• メモリ管理リスト分割による大容量メモリ管理手法(OS-1:OS構成法)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• モバイルセキュリティを強化したシンクライアントソリューション
• 入出力の仮想化と並列処理によるバッチ処理の高速化機能: PREST
• バッチ処理におけるファイル引継ぎ処理の高速化方式
• カーネルトレース技術を用いた仮想化クラスタ技術の研究
• カーネルトレース技術を用いた仮想化クラスタ技術の研究
• 分散プログラム開発支援ツールの開発
• 4F[2] DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ (集積回路)
• 4F[2] DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ (シリコン材料・デバイス)
• 入出力仮想化による計算機高速化機能の開発とその分析・評価
• スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ
• 半導体メモリ
• 3次元集積化技術を利用した高スループットコンピューティング向け1 Tbyte/s 1 GbitマルチコアDRAMアーキテクチャ(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 大規模TSSにおけるデマンド・スワッピング方式の解析
• 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 4F^2DRAMアレイ向け基板内ビット線型超低ノイズセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク