ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
スポンサーリンク
概要
- 論文の詳細を見る
DRAMの微細化, 高集積化に伴い、PN接合部の電界はますます増大する傾向にある。従って、与えられたプロセスに対して、所望のリフレッシュ(Tref)特性を得るための設計スペックを開発前に検討し、最適化できるTref予測技術を開発する必要性がある。このような背景のもと、キャパシタ容量、電源電圧、冗長回路数等などの設計スペック値からTrefを予測するTrefエンジニアリングモデルを構築した。本モデルを用いることにより、開発の前段階で、Trefを考慮に入れたデザインセンタリングが可能となった。DRAMテストチップをベンチマークとして、実験結果と計算結果を比較し、本モデルの妥当性を確認した。
- 社団法人電子情報通信学会の論文
- 2000-08-18
著者
-
蒲原 史朗
ルネサステクノロジ
-
茂庭 昌弘
(株)ルネサステクノロジ
-
茂庭 昌弘
半導体理工学研究センター
-
大湯 静憲
(株)日立製作所半導体事業本部半導体技術開発本部
-
久保田 勝彦
(株)日立製作所半導体事業部
-
蒲原 史朗
(株)日立製作所半導体グループ
-
蒲原 史朗
(株)日立製作所半導体事業本部半導体技術開発本部
-
茂庭 昌弘
(株)日立製作所半導体事業本部半導体技術開発本部
-
荻島 淳史
(株)日立製作所半導体事業本部半導体技術開発本部
-
久保田 勝彦
日立
-
久保田 勝彦
(株)日立製作所半導体事業本部半導体技術開発本部
-
久保田 勝彦
(株)日立製作所 半導体事業本部 半導体技術開発本部
関連論文
- BSIMを用いたRF-LDMOSモデル
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響
- (4)ディープサブミクロンMOSFETの応力起因ドレイン電流変動評価手法の開発(論文,日本機械学会賞〔2007年度(平成19年度)審査経過報告〕)
- ディープサブミクロンMOSFETの応力起因ドレイン電流変動評価手法の開発
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 1.5V-CMOS動作オンチップ相変化RAM回路技術
- 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
- 一括加工による強誘電体キャパシタの形成とその特性
- High-k膜を利用したバイオ系ドット型フローティングゲートメモリ(ゲート絶縁膜形成およびメモリ技術,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 五酸化タンタル界面層の形成による相変化メモリの書換えの低電力化(不揮発性メモリ及び関連プロセス一般)
- High-k膜を利用したバイオ系ドット型フローティングゲートメモリ(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 電気系CADへの応用
- ディープサブミクロンCMOSFET設計における高温RTAのインパクト(ディープサブミクロンMOSトランジスタ技術小特集)
- 超微細CMOSFET設計における高温RTAのインパクト
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 相変化メモリのリセット特性のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ED2000-130 / SDM2000-112 / ICD-2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- ED2000-130 / SDM2000-112 / ICD2000-66 DRAMリフレッシュエンジニアリングモデル
- 多値フラッシュメモリのスケーリングにおけるランダム・テレグラフ・シグナルの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 2000 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2000)
- プロセス・デバイス統合シミュレーションシステム : VFLの開発とデバイス設計への適用
- Hydrodynamic方程式を用いた高速イオン打ち込みシミュレーション方法の提案
- フラッシュメモリの消去ブロック分割法の検討
- ASIC搭載用の浮遊ゲート型EEPROMモジュールの縮小法
- High-k膜を利用したバイオ系ドット型フローティングゲートメモリ