右田 真司 | 半導体mirai-産総研asrc

スポンサーリンク

概要

• 同名の論文著者
• 半導体mirai-産総研asrcの論文著者

関連著者

• 右田 真司

  半導体mirai-産総研asrc

• 右田 真司

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 太田 裕之

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 鳥海 明

  半導体MIRAI-産総研ASRC

• 右田 真司

  産業技術総合研究所ナノ電子デバイス研究センター

• 太田 裕之

  半導体MIRAI-産総研ASRC

• 右田 真司

  産業技術総合研究所グリーンナノエレクトロニクスセンター

• 鳥海 明

  半導体MIRAI-産総研,東大工

• 水林 亘

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 森田 行則

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 岩本 邦彦

  半導体MIRAI-ASET

• 平野 晃人

  半導体MIRAI-ASET

• 渡邉 幸宗

  半導体MIRAI-ASET

• 生田目 俊秀

  半導体MIRAI-ASET

• 鳥海 明

  半導体mirai-産総研asrc:東京大学工学部マテリアル工学科

• 太田 裕之

  産業技術総合研究所ナノ電子デバイス研究センター

• 鳥海 明

  東京大学

• 森田 行則

  (独)産業技術総合研究所ナノエレクトロニクス研究部門

• 右田 真司

  (独)産業技術総合研究所ナノエレクトロニクス研究部門

• 水林 亘

  半導体MIRAI-産総研ASRC

• 森田 行則

  半導体MIRAI-産総研ASRC

• 右田 真司

  産業技術総合研究所 ナノエレクトロニクス研究部門

• 水林 亘

  産業技術総合研究所グリーンナノエレクトロニクスセンター

• 森田 行則

  産業技術総合研究所グリーンナノエレクトロニクスセンター

• 高橋 正志

  半導体mirai-aset

• 上牟田 雄一

  半導体MIRAI-ASET

• 布重 裕

  芝浦工業大学大学院工学研究科

• 小川 有人

  半導体MIRAI-ASET

• 森田 行則

  産業技術総合研究所ナノ電子デバイス研究センター

• 生田目 俊秀

  (株)半導体先端テクノロジーズ(selete):(現)(独)物質・材料研究機構

• 布重 裕

  芝浦工業大学大学院 工学研究科

• 水林 亘

  産業技術総合研究所

• 森田 行則

  産業技術総合研究所 ナノエレクトロニクス研究部門

• 田岡 紀之

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 高木 信一

  半導体MIRAIプロジェクト-ナノ電子デバイス研究センター

• 安田 直樹

  半導体MIRAI-ASET

• 秋山 浩二

  半導体MIRAI-ASET

• 岡田 健治

  半導体MIRAI-ASET

• 堀川 剛

  半導体MIRAI-産総研ASRC

• 田岡 紀之

  半導体miraiプロジェクト 産業技術総合研究所次世代半導体研究センター(mirai-aist)

• 高木 信一

  東京大学

• 宮田 典幸

  アトムテクノロジー研究体

• 高木 信一

  半導体miraiプロジェクト 超先端電子技術開発機構(aset)

• 宮田 典幸

  次世代半導体研究センター

• 宮田 典幸

  半導体MIRAI-産総研ASRC

• 藤井 眞治

  半導体MIRAI-ASET

• Okada K

  Yamaguchi Univ. Yamaguchi Jpn

• 岡田 健治

  松下電器産業(株)

• 藤井 眞治

  半導体mirai-aset:(現)松下電器産業株式会社半導体社プロセス開発センター)

• 高木 信一

  半導体miraiプロジェクト-ナノ電子デバイス研究センター:東京大学大学院工学系研究科

• 布重 裕

  芝浦工業大学大学院工学研究科:半導体mirai-産総研asrc

もっと見る 閉じる

著作論文

• High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
• Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
• 堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割

スポンサーリンク