Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
Ge MIS界面の電気的特性の理解は、少数キャリアの複雑な応答のため非常に困難である。そこで、本報告では、少数キャリアと界面準位との応答および狭バンドギャップを考慮した解析モデルを提案し、その解析モデルを用いたコンダクタンス法によって、様々な界面層を有するGe MISキャパシタの電気特性を詳細に調べた。従来のコンダクタンス法では、少数キャリアの応答を考慮していないため正確な界面特性が得られないこと、および、少数キャリアの応答を考慮したコンダクタンス法では、物理的に正確な界面特性が得られることが明らかとなった。その結果として、電子捕獲断面積(σ_n)はSi MOS界面のそれと同様に、表面ポテンシャル依存性をほとんど示さないことが明らかとなった。この特性は、Si MOSの特性と良く似ていることから、Ge MIS界面にはSi MOSと類似の欠陥が形成されていると考えられる。また、σ_nおよび界面準位密度の大きさは界面層の化学組成に強く依存しており、組成によって異なる欠陥構造を持つと考えられる。
- 社団法人電子情報通信学会の論文
- 2009-06-12
著者
-
田岡 紀之
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
水林 亘
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
森田 行則
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
右田 真司
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
太田 裕之
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
高木 信一
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
田岡 紀之
半導体miraiプロジェクト 産業技術総合研究所次世代半導体研究センター(mirai-aist)
-
高木 信一
東京大学
-
森田 行則
産業技術総合研究所ナノ電子デバイス研究センター
-
太田 裕之
産業技術総合研究所ナノ電子デバイス研究センター
-
高木 信一
半導体miraiプロジェクト 超先端電子技術開発機構(aset)
-
右田 真司
産業技術総合研究所ナノ電子デバイス研究センター
-
高木 信一
半導体miraiプロジェクト-ナノ電子デバイス研究センター:東京大学大学院工学系研究科
-
森田 行則
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
右田 真司
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
右田 真司
半導体mirai-産総研asrc
-
水林 亘
半導体MIRAI-産総研ASRC
-
太田 裕之
半導体MIRAI-産総研ASRC
-
森田 行則
半導体MIRAI-産総研ASRC
-
水林 亘
産業技術総合研究所
-
右田 真司
産業技術総合研究所 ナノエレクトロニクス研究部門
-
右田 真司
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
水林 亘
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森田 行則
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森田 行則
産業技術総合研究所 ナノエレクトロニクス研究部門
関連論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- Hiigh-k/3-5界面の組成・構造とMIS特性との関係 (シリコン材料・デバイス)
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 高誘電体ゲート絶縁膜/Si基板界面改質によるトランジスタ特性と絶縁膜長期信頼性の改善
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- パーティクルフリーBSCCO超伝導薄膜作製に成功--原子吸光フラックスモニター法を用いた高精度分子線結晶成長技術で
- パーティクルフリー分子線エピタキシー成長とデバイス作製技術 (特集:高温超電導) -- (超電導素子の研究)
- Bi自己停止作用を利用したBSCCO超電導体の原子層制御分子線エピタキシー (特集:高温超電導) -- (超電導素子の研究)
- 気相拡散によって形成されたソース・ドレイン接合をもつ高性能GeO_2/Ge nMOSFET
- 極薄ゲート酸化膜におけるSoft Breakdownの統計解析
- 界面制御層を用いた高性能Ge MOSトランジスタ
- SSON構造から作製したGAA型ひずみチャネルSi-MOSFETの電気特性とNBDによるひずみの評価
- Si原子層により終端されたGe MIS界面特性とその反転層正孔移動度への影響
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 高移動度チャネルを有するひずみ Si-on-insulator/ ひずみ SiGe-on-insulator デュアルチャネルCMOSの作製と電気特性
- 先端CMOSのための高移動度デバイス・基板技術,AWAD2006)
- 先端CMOSのための高移動度デバイス・基板技術
- 一軸歪みSGOIチャネルを有する高性能マルチゲートpMOSFETs(先端CMOSデバイス・プロセス技術)
- 高性能・微細ひずみSOI-MOSFET
- シリコン・オン・インシュレーター(SOI)基板構造の歪局ひずみ評価
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SiGe on Insulator構造形成技術(IV族系半導体結晶・混晶の新たなる展開)
- ひずみSOI-CMOS素子 : Si格子定数の変調技術を用いた高速SOI素子技術
- ひずみSOI MOSFETのチャネル構造設計と作製技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高性能ひずみSOI-CMOS素子技術 : キャリア移動度劣化機構と素子設計
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待論文 : 「ひずみSOI MOSFETの素子構造と電気的特性」
- ひずみSOI MOSFETの素子構造と電気的特性
- ひずみの導入により高移動度化した新構造SOI-MOSFET
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- サブバンド構造変調を利用した高性能超薄膜SOI-MOSFET (特集:ナノ領域の先端研究--21世紀のキー技術を求めて)
- SiMOS反転層モビリティにおけるクーロン散乱および表面ラフネス散乱の電子濃度依存性
- シリコン酸化膜の絶縁破壊に対する電子と正孔の共存の必要性実証
- ストレスリーク電流における非弾性トンネリングの実験的検証
- 1.Siプラットホーム上の新材料チャネルCMOS(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- CT-2-2 Si基板上III-V MOSトランジスタ(CT-2.ポストCMOSデバイス技術?-III-V MOS,ナノワイヤデバイス,グラフェンデバイス-,チュートリアルセッション,ソサイエティ企画)
- 原子スケールの構造制御技術でアプローチするシリコンナノワイヤトランジスタの開発(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- High-k/III-V界面の組成・構造とMIS特性との関係(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 還元雰囲気下でのゲート電極形成プロセスによるHfO_2膜の初期絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 先端CMOSのための高移動度デバイス・基板技術
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- Si/SiGeヘテロ構造を用いたMOSデバイス技術
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- CT-1-2 高性能LSIのための新構造・新材料CMOS技術(CT-1.CMOSを越える革新デバイスの現状と展望,チュートリアル講演,ソサイエティ企画)
- 分子層制御CVDによるAlO_x:Nゲート絶縁膜の形成と電気的特性評価
- CVD AlO_x : N/Si(100)ヘテロ接合における化学結合状態分析とエネルギーバンドプロファイルの決定
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 高精度TEMと新しいデータ分析方法によるMOS界面ラフネス移動度及びその引張り歪みの影響の定量評価
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- Ni-InGaAs合金を用いた自己整合型メタルソース・ドレインIn_xGa_As MOSFETs(IEDM特集(先端CMOSデバイス・プロセス技術))
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- 招待講演 引張りひずみ及びMOS界面バッファ層によるIn[x]Ga[l-x]As MOSFETの移動度向上とその物理的理解 (シリコン材料・デバイス)
- エピタキシャルNiSiソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減 (シリコン材料・デバイス)
- 大規模集積回路と半導体材料技術の現状と将来
- 引張りひずみ及びMOS界面バッファ層によるIn_xGa_As MOSFETの移動度向上とその物理的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高移動度チャネルトランジスタ技術の最新動向 (特集 世界的な競争領域にある最先端デバイス技術) -- (CMOS技術の最前線)
- InGaAs MOSゲートスタック形成と界面特性 (特集 ゲートスタック技術の表面・界面科学)
- 原子層堆積法とTiキャップアニールによる極薄SiO換算膜厚を持つhigh-k(k=40)HfOゲートスタックの形成 (特集 ゲートスタック技術の表面・界面科学)
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割
- エピタキシャルNiSi_2ソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 原子層堆積法とTiキャップアニールによる極薄SiO_2換算膜厚を持つ high-k (k=40) HfO_2 ゲートスタックの形成
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- InGaAs MOSゲートスタック形成と界面特性
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼メタル/high-k CMOS SOI FinFETsのための高温イオン注入技術(先端CMOSデバイス・プロセス技術(IEDM特集))