合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
トンネル電界効果トランジスタ(TFET)の特性を向上させる新規なチャネル構造および電極構造を備えた合成電界TFETを提案・実証した.高濃度ソース上にSiエピタキシャル成長技術を用い極めて薄いチャネルを堆積した後,チャネルを加工して, 2層チャネル周囲にゲート電極を配置し立体構造のトランジスタとした.トンネル接合に横方向と縦方向の電界を重畳させ,より強い電界をトンネル接合界面に印加することで,従来構造TFETに比較して1-2桁のドレイン電流増大効果が得られた.
- 一般社団法人電子情報通信学会の論文
- 2013-07-25
著者
-
大内 真一
独立行政法人産業技術総合研究所エレクトロニクス研究部門
-
遠藤 和彦
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
森田 行則
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
松川 貴
独立行政法人産業技術総合研究所エレクトロニクス研究部門
-
田邊 顕人
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
遠藤 和彦
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
森 貴洋
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
右田 真司
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
水林 亘
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
柳 永〓
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
昌原 明植
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
森田 行則
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
福田 浩一
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
松川 貴
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
大内 真一
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
太田 裕之
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
関連論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- メタルゲート FinFET 技術
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- HfC被覆ポリシリコンフィールドエミッタアレイ
- HfC被覆ポリシリコンフィールドエミッタアレイ(電子管と真空ナノエレクトロニクス及びその評価技術)
- Si FEAのHfC被覆による特性改善 : 引出ゲート付きHfC被覆Si FEAの作製と評価
- コンパクトモデルを用いた金属ゲートFinFETのばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- フレックス・パスゲートSRAMによる雑音余裕向上
- 3.四端子FinFETデバイス技術 : 課題と対策及び展望(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- 縦型ダブルゲートMOSFETデバイス技術
- ダブルゲートMOSFETの歴史と現状
- 表面改質によるシリコンフィールドエミッタの特性向上
- 立体マルチゲートデバイス集積化技術
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割
- エピタキシャルNiSi_2ソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 原子層堆積法とTiキャップアニールによる極薄SiO_2換算膜厚を持つ high-k (k=40) HfO_2 ゲートスタックの形成
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
- Independent-Double-Gate-FinFETの1/fノイズ特性に関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)