Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
非局所バンド間トンネルモデルに基づき、トンネルFETのデバイス及び回路モデルの基礎を開発した。デバイスでモデルでは非局所モデルの実現方法による差異を検討した。回路モデルでは非局所なトンネル距離の見積りを、簡単な仮定の導入によって実現した。それぞれ実測と同等の電気特性を確認し、物理モデルに基づくトンネルFETのデバイス及び回路を検討する基礎を築いた。
- 2012-11-08
著者
-
安田 哲二
半導体MIRAI-産総研ASRC
-
右田 真司
産業技術総合研究所
-
太田 裕之
産業技術総合研究所
-
田邊 顕人
半導体MIRAI-ASET
-
安田 哲二
産業技術総合研究所
-
森田 行則
産業技術総合研究所
-
昌原 明植
産業技術総合研究所
-
森田 行則
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
福田 浩一
産業技術総合研究所
-
森田 行則
半導体MIRAI-産総研ASRC
-
水林 亘
産業技術総合研究所
-
右田 真司
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
昌原 明植
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
水林 亘
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森田 行則
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森 貴洋
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
田邊 顕人
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
安田 哲二
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
昌原 明植
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
関連論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- メタルゲート FinFET 技術
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- パーティクルフリーBSCCO超伝導薄膜作製に成功--原子吸光フラックスモニター法を用いた高精度分子線結晶成長技術で
- パーティクルフリー分子線エピタキシー成長とデバイス作製技術 (特集:高温超電導) -- (超電導素子の研究)
- Bi自己停止作用を利用したBSCCO超電導体の原子層制御分子線エピタキシー (特集:高温超電導) -- (超電導素子の研究)
- X線非対称反射を用いたZnSe/GaAsの膜厚精密決定
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 高性能・微細ひずみSOI-MOSFET
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET
- ひずみSOI MOSFETのチャネル構造設計と作製技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 27a-PS-35 Se吸着GaAs(111)A-(2√×2√)-R30°表面再配列構造
- 7a-PS-52 GaAs{111}A, B-(2×2)極性表面上におけるZnSe成長
- 28a-T-4 Te終端GaAs(001)表面上におけるZnSeの成長形態と欠陥生成
- ZnSe/GaAsヘテロバレント界面の評価と制御
- III-VチャネルMISFET実現に向けたゲート絶縁膜界面制御技術(ゲートスタック構造の新展開(II),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 19pPSB-34 GaAs(001)表面上でのIn_xGa_Asの層状成長
- 24pPSA-15 As分子線照射下におけるGaAs(001)表面構造
- 29a-PS-39 ALE成長中におけるZnSe(001)表面
- 2a-YF-13 X線反射率測定によるMBE-ZnSe/GaAs(001)ヘテロ界面の評価
- 原子スケールの構造制御技術でアプローチするシリコンナノワイヤトランジスタの開発(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- High-k/III-V界面の組成・構造とMIS特性との関係(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 還元雰囲気下でのゲート電極形成プロセスによるHfO_2膜の初期絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ZnSe/GaAsヘテロバレント界面の評価と制御
- 新しいダブルゲートMOSFET技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- 新しいダブルゲートMOSFET技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- コンパクトモデルを用いた金属ゲートFinFETのばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 気液ハイブリッド法によるハフニウムシリケート薄膜の作製とその電気特性 : TEOSによるシリケート膜の成長(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- フレックス・パスゲートSRAMによる雑音余裕向上
- 3.四端子FinFETデバイス技術 : 課題と対策及び展望(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- 縦型ダブルゲートMOSFETデバイス技術
- ダブルゲートMOSFETの歴史と現状
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 反射率差振動を利用したシリコン酸化層数のその場計測
- 立体マルチゲートデバイス集積化技術
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- Ni-InGaAs合金を用いた自己整合型メタルソース・ドレインIn_xGa_As MOSFETs(IEDM特集(先端CMOSデバイス・プロセス技術))
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- Si高指数面酸化過程のリアルタイム光電子分光による評価(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 走査プローブ顕微鏡による窒化シリコン表面の観察
- STMによるキャリア分布測定のデバイスシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 引張りひずみ及びMOS界面バッファ層によるIn_xGa_As MOSFETの移動度向上とその物理的理解(IEDM特集(先端CMOSデバイス・プロセス技術))
- STMによるキャリア分布測定のデバイスシミュレーション
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割
- エピタキシャルNiSi_2ソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 原子層堆積法とTiキャップアニールによる極薄SiO_2換算膜厚を持つ high-k (k=40) HfO_2 ゲートスタックの形成
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- C-12-37 トンネルFETを用いたSRAMにおけるマージン改善手法の提案(メモリ及びデバイス・回路強調設計技術,C-12.集積回路,一般セッション)
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
- Independent-Double-Gate-FinFETの1/fノイズ特性に関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 真空アニール法がAl_2O_3/GaSb MOS界面に与える影響(半導体プロセス・デバイス(表面,界面,信頼性),一般)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼メタル/high-k CMOS SOI FinFETsのための高温イオン注入技術(先端CMOSデバイス・プロセス技術(IEDM特集))