極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
ゲート長を20nmまでスケーリングした微細FinFETにおけるしきい値電圧(V_t)のばらつきを系統的に評価し,結晶異方性ウェットエッチングによる原子レベルで平坦なFin側壁チャネルが,V_tばらつき低減に非常に有効であることを実験的に示した.また,V_tばらつき要因であるゲート材料の仕事関数とゲート酸化膜中電荷によるばらつき成分を分離することに成功した.更に,同じゲート面積を持つ微細化したPチャネルPVD-TiNゲートMulti-FinFETにおけるV_tは,Fin本数の増加に伴い低下することが実験的に分かった.
- 2010-08-19
著者
-
遠藤 和彦
産業技術総合研究所
-
塚田 順一
産業技術総合研究所エレクトロニクス研究部門
-
坂本 邦博
産業技術総合研究所エレクトロニクス研究部門
-
柳 永〓
産業技術総合研究所エレクトロニクス研究部門
-
大内 真一
産業技術総合研究所エレクトロニクス研究部門
-
亀井 貴弘
明治大学理工学部電気電子生命学科
-
山内 洋美
産業技術総合研究所エレクトロニクス研究部門
-
石川 由紀
産業技術総合研究所エレクトロニクス研究部門
-
林田 哲郎
明治大学理工学部電気電子生命学科
-
松川 貴
産業技術総合研究所エレクトロニクス研究部門
-
小椋 厚志
明治大学理工学部電気電子生命学科
-
昌原 明植
産業技術総合研究所エレクトロニクス研究部門
-
小椋 厚志
明治大学理工学部
-
遠藤 和彦
産業技術総合研 エレクトロニクス研究部門
-
石川 由紀
産業技術総合研究所
-
坂本 邦博
産業技術総合研究所
-
大内 真一
独立行政法人産業技術総合研究所エレクトロニクス研究部門
-
柳 永勲
産業技術総合研究所
-
昌原 明植
産業技術総合研究所
-
松川 貴
産業技術総合研究所
-
大内 真一
産業技術総合研究所
-
遠藤 和彦
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
松川 貴
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
柳 永〓
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
山内 洋美
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
塚田 順一
産業技術総合研究所
-
松川 貴
独立行政法人産業技術総合研究所エレクトロニクス研究部門
-
昌原 明植
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
小椋 厚志
明治大学理工学研究科
-
昌原 明植
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
松川 貴
連携研究体グリーン・ナノエレクトロニクスセンター,ナノエレクトロニクス研究部門,産業技術総合研究所
-
柳 永〓
産業技術総合研究所
-
山内 洋美
産業技術総合研究所
関連論文
- メタルゲート FinFET 技術
- 極低酸素分圧を用いたCu酸化物クリーニング技術(低誘電率層間膜,配線材料及び一般)
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微FinFETおよびMulti-FinFETにおける特性ばらつき評価(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 液浸ラマン分光法による異方性2軸応力評価(プロセス科学と新プロセス技術)
- 先端LSIにおけるチャネル歪評価(プロセス科学と新プロセス技術)
- 原子スケールで平坦なSiO_2/Si酸化膜界面歪の評価(プロセス科学と新プロセス技術)
- 歪Siナノワイヤトランジスタにおけるトランスコンダクタンスエンハンスメント(ゲートスタック構造の新展開(II),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 新しいダブルゲートMOSFET技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- 新しいダブルゲートMOSFET技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- HfC被覆ポリシリコンフィールドエミッタアレイ
- HfC被覆ポリシリコンフィールドエミッタアレイ(電子管と真空ナノエレクトロニクス及びその評価技術)
- Si FEAのHfC被覆による特性改善 : 引出ゲート付きHfC被覆Si FEAの作製と評価
- コンパクトモデルを用いた金属ゲートFinFETのばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- フレックス・パスゲートSRAMによる雑音余裕向上
- 3.四端子FinFETデバイス技術 : 課題と対策及び展望(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- UV/可視ラマン分光法によるレーザー結晶化ポリシリコン薄膜の応力・結晶性の評価(TFTの材料・デバイス技術・応用及び一般)
- フッ素化アモルファスカーボン膜を用いた低誘電率層間絶縁膜形成
- 縦型ダブルゲートMOSFETデバイス技術
- ダブルゲートMOSFETの歴史と現状
- UV/可視ラマン分光法によるレーザー結晶化ポリシリコン薄膜の応力・結晶性の評価(TFTの材料・デバイス技術・応用及び一般)
- 表面改質によるシリコンフィールドエミッタの特性向上
- Siフィールドエミッタの表面改質による真空封止処理耐性の向上
- 真空マイクロエレクトロニクスの展望
- 真空マイクロエレクトロニクスの展望
- 電流制御型シリコンエミッタ
- 電流制御型シリコンエミッタ
- ナノメートル加工の応用(1) -真空マイクロエレクトリニクスへの応用-
- 立体マルチゲートデバイス集積化技術
- 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- 32nmノードCMOSFETのチャネルひずみ評価(プロセス科学と新プロセス技術)
- UV-ラマン分光法によるSiの高空間分解能ひずみ評価
- シリコン材料の先端科学技術国際会議
- 歪Siナノワイヤトランジスタにおけるトランスコンダクタンスエンハンスメント
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- 微小角入射X線回折法を用いたSiO_2薄膜中の結晶相の評価(プロセス科学と新プロセス技術)
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
- Independent-Double-Gate-FinFETの1/fノイズ特性に関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- HfO_2/Ge界面へのルチル型TiO_2挿入によるGeO_x生成の抑制(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼メタル/high-k CMOS SOI FinFETsのための高温イオン注入技術(先端CMOSデバイス・プロセス技術(IEDM特集))
- バイアス印加硬X線光電子分光法を用いた絶縁膜/Si界面の評価(プロセス科学と新プロセス技術)
- C-3-75 超小型シリコン細線8×8 PILOSSスイッチ(シリコンフォトニクス(1),C-3.光エレクトロニクス,一般セッション)
- 微小角入射X線回折法を用いたSiO_2薄膜中の結晶相の評価