濃度勾配法による量子効果を導入したデバイス・シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
濃度勾配法のキャリア濃度としてFangの試行関数を代入し、量子補正ポテンシャルを基板表面からの単純な距離の関数とした。この量子補正ポテンシャルを電流密度の式のドリフト項に加えることによって、実効的に界面量子化の効果をデバイス・シミュレータに導入した。Schrodinger-Poisson計算を再現するように垂直方向の有効質量を調整した上で、実測値との比較を行った。複数のゲート酸化膜厚と基板不純物濃度のMOSFETにつて、ゲート容量のげート電圧依存性をシミュレーションしたところ、実測値を良好に再現することができた。
- 社団法人電子情報通信学会の論文
- 2000-09-15
著者
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
谷本 弘吉
(株)東芝研究開発センターデバイスプロセス開発センター
-
高柳 万里子
東芝セミコンダクター社 システムLSI開発センター
-
高木 信一
東京大学大学院 工学系研究科
-
高木 信一
東京大学大学院工学系研究科
-
高木 信一
半導体miraiプロジェクト 超先端電子技術開発機構(aset)
-
谷本 弘吉
東芝 研究開発セ デバイスプロセス開発セ
-
松沢 一也
東芝LSI基盤技術ラボラトリー
-
高木 信一
東芝LSI基盤技術ラボラトリー
-
谷本 弘吉
東芝セミコンダクター社
-
高柳 万里子
東芝セミコンダクター社
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- Siプラットホーム上の新材料チャネルCMOS (特集 エレクトロニクスの多様化を支える新デバイス技術--2020年を見据えて)
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 界面制御層を用いた高性能Ge MOSトランジスタ
- SSON構造から作製したGAA型ひずみチャネルSi-MOSFETの電気特性とNBDによるひずみの評価
- Si原子層により終端されたGe MIS界面特性とその反転層正孔移動度への影響
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 高移動度チャネルを有するひずみ Si-on-insulator/ ひずみ SiGe-on-insulator デュアルチャネルCMOSの作製と電気特性
- 先端CMOSのための高移動度デバイス・基板技術,AWAD2006)
- 先端CMOSのための高移動度デバイス・基板技術
- 一軸歪みSGOIチャネルを有する高性能マルチゲートpMOSFETs(先端CMOSデバイス・プロセス技術)
- 高性能・微細ひずみSOI-MOSFET
- シリコン・オン・インシュレーター(SOI)基板構造の歪局ひずみ評価
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高性能・部分空乏型および完全空乏型ひずみSOI-MOSFET
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SiGe on Insulator構造形成技術(IV族系半導体結晶・混晶の新たなる展開)
- ひずみSOI-CMOS素子 : Si格子定数の変調技術を用いた高速SOI素子技術
- ひずみSOI MOSFETのチャネル構造設計と作製技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高性能ひずみSOI-CMOS素子技術 : キャリア移動度劣化機構と素子設計
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待論文 : 「ひずみSOI MOSFETの素子構造と電気的特性」
- ひずみSOI MOSFETの素子構造と電気的特性
- ひずみの導入により高移動度化した新構造SOI-MOSFET
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- サブバンド構造変調を利用した高性能超薄膜SOI-MOSFET (特集:ナノ領域の先端研究--21世紀のキー技術を求めて)
- SiMOS反転層モビリティにおけるクーロン散乱および表面ラフネス散乱の電子濃度依存性
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- シリコン酸化膜の絶縁破壊に対する電子と正孔の共存の必要性実証
- ストレスリーク電流における非弾性トンネリングの実験的検証
- SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 次世代極薄ゲート酸窒化膜形成技術
- 1.Siプラットホーム上の新材料チャネルCMOS(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- CT-2-2 Si基板上III-V MOSトランジスタ(CT-2.ポストCMOSデバイス技術?-III-V MOS,ナノワイヤデバイス,グラフェンデバイス-,チュートリアルセッション,ソサイエティ企画)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能光電子集積回路実現に向けたIII-V CMOSプラットフォーム技術(光部品・電子デバイス実装技術,一般)
- 高性能CMOSのための高移動度チャネル技術の現状と展望(ゲートスタック構造の新展開-チュートリアル講演,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 先端CMOSのための高移動度デバイス・基板技術
- ヘテロソース構造MOSFETにおけるチャネルへの高速電子注入(VLSI回路,デバイス技術(高速,低電圧,低電力))
- (110)面高性能ひずみSOI-CMOS素子技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
- 微細CMOSスケーリングにおけるチャネル高移動度化の重要性 : Si/SiGe系ヘテロ構造による高移動度MOSFET
- Si/SiGeヘテロ構造を用いたMOSデバイス技術
- ポストスケーリング時代のCMOSデバイス技術
- III-V/Ge CMOS技術とSiプラットフォーム上の異種材料集積(第18回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2010))
- CT-1-2 高性能LSIのための新構造・新材料CMOS技術(CT-1.CMOSを越える革新デバイスの現状と展望,チュートリアル講演,ソサイエティ企画)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト
- シリコン表面のセルフ・アンジュレーションを利用したサブミクロン単一電子素子
- 新チャネル材料を使った高電流駆動力CMOSデバイス技術
- 1-4 高移動度チャネルトランジスタ技術の最新動向(1.CMOS技術の最前線,世界的な競争領域にある最先端デバイス技術)
- C-4-18 高性能光電子集積回路に向けたIII-V CMOSフォトニクスプラットフォーム技術(C-4.レーザ・量子エレクトロニクス,一般セッション)
- InGaAs MOSゲートスタック形成と界面特性
- Ge p- and n-MOSFETの高電界領域での移動度劣化機構の解析と原子層平坦GeO_x/Ge界面による移動度の向上(IEDM特集(先端CMOSテバイス・プロセス技術))
- C-3-16 III-V CMOSフォトニクスプラットフォームと光インターコネクションへの展開(C-3.光エレクトロニクス)
- 高移動度チャネルトランジスタ技術の最新動向
- III-V CMOSフォトニクスを用いた光電子融合集積回路プラットホーム技術(光エレクトロニクス)