HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
HfSiONゲート絶縁膜の経時絶縁破壊(TDDB)寿命について、温度依存性とストレス電界依存性を詳細に調べた。その結果、HfSiONにおいては、アノードホールモデルの基礎となる破壊までの注入ホール総量一定という挙動は観測されなかった。一方、HfSiONの寿命はストレス電界に対して明瞭な線形性を示し、熱活性型(熱化学型)破壊モデルで破壊挙動をよく記述できることがわかった。特に高温領域では、破壊の電界加速係数及び活性化エネルギーが温度、電界に対して線形比例を示すため、HfSiONでは熱活性型破壊が支配的であることが示唆される。
- 社団法人電子情報通信学会の論文
- 2005-06-03
著者
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
山口 豪
(株)東芝研究開発センターlsi基盤技術ラボラトリー
-
福島 伸
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
関根 克行
株式会社東芝セミコンダクター社 プロセス技術推進センター
-
高柳 万里子
株式会社東芝セミコンダクター社 SoC研究開発センター
-
三谷 祐一郎
東芝
-
飯島 良介
東芝
-
山口 豪
株式会社東芝LSI基盤技術ラボラトリー
-
平野 泉
株式会社東芝LSI基盤技術ラボラトリー
-
飯島 良介
株式会社東芝LSI基盤技術ラボラトリー
-
江口 和弘
株式会社東芝セミコンダクター社
-
三谷 祐一郎
株式会社東芝LSI基盤技術ラボラトリー
-
福島 伸
株式会社東芝LSI基盤技術ラボラトリー
-
関根 克行
東芝 セミコンダクター社
-
江口 和弘
半導体理工学センター(STARC)
-
福島 伸
東芝 研開セ
-
三谷 祐一郎
芝研究開発センターLSI基盤技術ラボラトリー
-
福島 伸
(株)東芝
-
山口 豪
(株)東芝 研究開発センター
-
三谷 祐一郎
(株)東芝研究開発センターLSI基盤技術ラボラトリー
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- LaAlO/Si基板界面への1原子層SrSi_2挿入による界面電気特性改善効果の実証(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 高窒素濃度SiON膜のNBTI特性とその窒素起因の劣化メカニズム
- 次世代極薄ゲート酸窒化膜形成技術
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 27a-ZK-8 Sr_v_nO_系における^V核のNMR
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- アモルファスZrシリケートゲート絶縁膜を用いたGe p-MOSFETの正孔移動度
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- 先端LSIに向けた直接接合極薄ランタンアルミネートゲート絶縁膜
- ランタンアルミネート直接接合ゲート絶縁膜
- 30a-PS-35 Au/SrTiO_3界面のX線電子分光
- 4p-YD-12 Bi系銅酸化物の変調構造緩和による金属絶縁体転移
- 1a-J-3 Sr_La_xVO_4の電子状態
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 新しい酸化物高温超電導体の探索
- 29p-PS-81 新しいSr-V-O層状酸化物の構造と磁気特性
- 28a-APS-15 Sr-V-O層状ペロブスカイトの構造と磁気異常
- 24a-K-4 Sr_3V_2O_7の金属絶縁体転移
- 高性能トランジスタ技術 (特集 半導体プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(不揮発メモリと関連技術及び一般)
- 二重接合を用いた25nmSONOS型メモリ素子(新メモリ技術とシステムLSI)
- 二重接合トンネルを用いた35nm浮遊ゲート型MOSFETメモリ素子(新メモリ技術とシステムLSI)
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 極薄ゲート絶縁膜のNBTIに及ぼす窒素と水素の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- LnBa_2Cu_3O_における希土類元素の混合効果
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- 粉末および焼結体YBa_2Cu_3O_の高温における相安定性と微細構造変化
- Bi_Pb_xSr_2CaCu_2O_及びBi_Pb_ySr_2YCu_2O_
- 次世代高誘電率ゲート絶縁膜HfSiONのしきい値劣化機構と寿命予測技術
- 先端LSIに向けた直接接合極薄ランタンアルミネートゲート絶縁膜 (特集:酸化物界面の電子状態・構造)
- Hf-シリケート高誘電体ゲート絶縁膜の絶縁破壊機構
- Ba_Sr_TiO_3/SrRuO_3キャパシタの膜微細構造
- 次世代LSIに向けたメタルゲート電極/高誘電率ゲート絶縁膜の高信頼化技術
- ACストレス下のNBTIに及ぼす極薄SiON膜中窒素プロファイルの影響
- ACストレス下でのNBTIに及ぼすSiON中窒素プロファイルの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極薄ゲート絶縁膜における負バイアス温度不安定性とその回復現象(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 重水素による極薄ゲート酸化膜の高信頼化実証と信頼性向上機構の解明
- 極薄ゲート酸化膜絶縁破壊機構の解明と新高信頼化成膜プロセスの提案
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- ランダム・テレグラフ・ノイズを引き起こす欠陥の種類とその特性(プロセス・デバイス・回路シミュレーション及び一般)