低待機時電力HfSiON-CMOSFET技術(<IEDM特集>先端CMOSデバイス・プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
HfSiONゲート絶縁膜をサブ100nm世代のCMOSFETに適用する場合の現状と課題をまとめた。プロセスインテグレーションやMOSFETパラメータの多くが、HfSiONを用いることで影響を受けることを明らかにする。特にHf濃度が高濃度なHfSiONほどその影響が大きく、HfSiONをゲート絶縁膜に用いる場合には、HfSiONの性質を考慮したプロセスインテグレーション/デバイスの再設計が不可避である。しかし、再設計さえ行えば、ITRSロードマップの低待機時電力用MOSFETのターゲットを満たすデバイスが実現可能であることを示す。
- 社団法人電子情報通信学会の論文
- 2006-01-13
著者
-
渡辺 健
(株)東芝セミコンダクター社SoC研究開発センター
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社SoC研究開発センター
-
上牟田 雄一
半導体MIRAI-ASET
-
石丸 一成
(株)東芝セミコンダクター社半導体研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社
-
小山 正人
(株)東芝研究開発センターLSI基盤技術ラボラトリー
-
江口 和弘
(株)東芝 セミコンダクター社プロセス技術推進センター
-
西山 彰
東京工業大学大学院総合理工学研究科
-
小山 正人
(株)東芝研究開発センター
-
飯島 良介
(株)東芝研究開発センター
-
小池 正浩
(株)東芝研究開発センター
-
井野 恒洋
(株)東芝研究開発センター
-
上牟田 雄一
(株)東芝研究開発センター
-
関根 克行
(株)東芝セミコンダクター社プロセス技術推進センター
-
西山 彰
(株)東芝研究開発センター
-
飯島 良介
東芝
-
関根 克行
東芝 セミコンダクター社
-
西山 彰
東芝 研究開発センター
-
小山 正人
東芝 研究開発センター
-
江口 和弘
半導体理工学センター(STARC)
-
江口 和弘
(株)東芝
-
井野 恒洋
東芝
-
小山 正人
(株)東芝
関連論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- OP-106-4 内視鏡手術時代における教育のノウハウと工夫 : 内視鏡外科技術認定医とStep by stepトレーニングの有用性(鏡視下手術教育-1,一般口演,第110回日本外科学会定期学術集会)
- OP-057-8 オリドニンの放射線増感作用に関する検討(腫瘍基礎-3,一般口演,第110回日本外科学会定期学術集会)
- OP-041-8 ラット小腸虚血再灌流傷害に対するGeranylgeranylacetone(GGA)誘導heat shock protein(HSP)の軽減効果の検討-第2報-(小腸基礎-1,一般口演,第110回日本外科学会定期学術集会)
- OP-284-5 MCD+HF(Hifh fat) rat modelにおけるRubino手術のNASH予防効果(第2報)(肝移植基礎-2,一般口演,第110回日本外科学会定期学術集会)
- OP-269-3 直腸癌腹腔鏡下手術における縫合不全危険因子の検討(周術期管理-2,一般口演,第110回日本外科学会定期学術集会)
- OP-200-5 非治癒因子別に検討したStage IV胃癌に対する外科治療の意義(Stage IV胃癌-6,一般口演,第110回日本外科学会定期学術集会)
- OP-060-3 消化管癌におけるepigenetics異常の意義 : HDAC1・MTA1発現の観点から(腫瘍基礎-6,一般口演,第110回日本外科学会定期学術集会)
- OP-058-2 進行再発胃癌化学療法におけるThrombospondin1と予後との関係と機序およびSkiによるTGFβ阻害に関する検討(腫瘍基礎-4,一般口演,第110回日本外科学会定期学術集会)
- OP-058-1 大腸癌におけるThrombospondin1の発現とその意義(腫瘍基礎-4,一般口演,第110回日本外科学会定期学術集会)
- OP-041-6 大建中湯投与による抗炎症作用と腸管マイクロビオームの変化の検討(小腸基礎-1,一般口演,第110回日本外科学会定期学術集会)
- OP-011-8 胃癌腹膜播種に対するTS-1併用paclitaxel腹腔内投与の臨床第I相試験(胃癌-2,一般口演,第110回日本外科学会定期学術集会)
- OP-005-4 術後癒着形成のリスクからみた腹腔鏡手術の有用性 : ドレーン中分子マーカーの測定から(鏡視下手術全般,一般口演,第110回日本外科学会定期学術集会)
- SF-058-4 CD-DST法による胃癌に対する5-FU感受性と臨床病理学的因子との相関に関する研究(薬剤耐性-1,サージカルフォーラム,第110回日本外科学会定期学術集会)
- SF-043-2 CPT11によるBacterial Translocationの発症とTight Junction傷害(救急-2,サージカルフォーラム,第110回日本外科学会定期学術集会)
- 2003 VLSI テクノロジーシンポジウム報告
- SRAMの特徴と今後の動向
- OP-051-7 ヒト脂肪由来幹細胞は膵癌細胞の増殖を抑制する(腫瘍基礎-1,一般口演,第110回日本外科学会定期学術集会)
- OP-023-2 進行再発大腸癌に対するベバシズマブ併用化学療法の検討 : 地方からの均てん化への提言(大腸癌化療-3,一般口演,第110回日本外科学会定期学術集会)
- OP-051-8 糖能傷害に対する脂肪由来幹細胞導入の基礎的検討(腫瘍基礎-1,一般口演,第110回日本外科学会定期学術集会)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- OP-051-4 肝内胆管癌における癌幹細胞の発現意義と治療戦略としての可能性(腫瘍基礎-1,一般口演,第110回日本外科学会定期学術集会)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- LaAlO/Si基板界面への1原子層SrSi_2挿入による界面電気特性改善効果の実証(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- SOI集積回路に対する基板浮遊効果の影響
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 次世代極薄ゲート酸窒化膜形成技術
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SiナノワイヤへのNiシリサイド形成と過剰な侵入とその抑制に関する検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- EOT=0.5nmに向けた希土類MOSデバイスの高温短時間熱処理の検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- NH_3におよるSi(100)の原子層熱窒化過程
- NH_3によるSi表面の低温熱窒化
- アモルファスZrシリケートゲート絶縁膜を用いたGe p-MOSFETの正孔移動度
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- 熱処理雰囲気に依存したLaAlO_3ゲート絶縁膜上メタルゲート電極の実効仕事関数評価(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 先端LSIに向けた直接接合極薄ランタンアルミネートゲート絶縁膜
- ランタンアルミネート直接接合ゲート絶縁膜
- 反射電子エネルギー分光法(REELS)によるHfSiO_x膜の評価(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜
- 絶縁膜の結合状態、誘電特性評価法としてのTEM-EELSのポテンシャル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiON高誘電率ゲート絶縁膜技術
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Ni-FUSI/SiO(N)界面不純物効果とFUGE(Fully Germanided)電極の仕事関数決定要因の考察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- CVD法によるDRAMキャパシタ用(Ba,Sr)TiO_3薄膜の形成
- SF-095-3 microRNA223はCell cycleを活性化することで直腸癌化学放射線治療感受性を高める可能性がある(SF-095 サージカルフォーラム(95)直腸 化学放射線療法-2,第112回日本外科学会定期学術集会)
- SF-088-2 大腸癌におけるmicroRNA223発現の意義についての研究(第2報)(発癌)(SF-088 サージカルフォーラム(88)大腸 基礎-1,第112回日本外科学会定期学術集会)
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割