CVD法によるDRAMキャパシタ用(Ba,Sr)TiO_3薄膜の形成

スポンサーリンク

概要

• 論文の詳細を見る

• これまでのダイナミック・ランダム・アクセス・メモリー(DRAM:Dynamic Random Access Memories)では、十分な蓄積容量を確保するためにSiO_2/SiN膜の薄膜化とスタック構造やトレンチ構造等の立体キャパシタ構造によるキャパシタ面積の増大を行ってきた。しかし、1G-DRAM以降の世代ではSiO_2/SiN膜の薄膜化や立体キャパシタ構造の採用だけでは十分な蓄積電荷量を確保するのが困難になることが予想されている。そこで、近年SiO_2/SiNよりも誘電率の高いTa_2O_5、(Ba,Sr)TiO_3、(Pb,La)(Zr,Ti)O_3等をDRAMキャパシタ膜に用いることを目指した研究が活発化している。図1に1G-DRAMに必要なSiO_2換算膜厚t_<eq>と立体キャパシタの高さの関係を示す。この図から、1G-DRAMを平面キャパシタで実現するには、t_<eq>=1Å程度の誘電体膜を実現する必要があることがわかるが、高誘電率材料を用いても、このような小さなt_<eq>を実現するのは極めて困難であり、何等かの立体構造を適用する必要がある。そのためには、高誘電率薄膜を立体構造を持つ電極の上に膜厚を均一に形成する必要があり、成膜方法として化学気相堆積CVD:Chemical Vapor Deposition)法が有望である。本報告では、1G-DRAMへの適用を目的にして(Ba,Sr)TiO_3薄膜のCVDを検討してきた結果について報告する。

• 社団法人電子情報通信学会の論文
• 1995-09-05

著者

• 江口 和弘

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 今井 馨太郎

  (株)東芝セミコンダクター社プロセス技術推進センター

• 今井 馨太郎

  (株)東芝、研究開発センター、ulsi研究所

• 江口 和弘

  株式会社 東芝

• 江口 和弘

  (株)東芝

• 清利 正弘

  株式会社 東芝

• 清利 正弘

  (株)東芝、研究開発センター、ULSI研究所

関連論文

• 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• 次世代極薄ゲート酸窒化膜形成技術
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
• HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
• プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• フラッシュランプを用いた新しいPZT膜結晶化技術
• HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• HfSiON高誘電率ゲート絶縁膜技術
• 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
• TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
• CVD法によるDRAMキャパシタ用(Ba,Sr)TiO_3薄膜の形成
• CVD法によるギガビットDRAM用(Ba,Sr)TiO_3薄膜の形成
• 高誘電体と強誘電体
• 半導体の表面研磨(MCPとCMP)

もっと見る 閉じる

スポンサーリンク