窒素高濃度極薄SiON膜のV_<fb>改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
次世代のゲート絶縁膜として窒素高濃度SiON膜を実用化するためには、窒素高濃度化に伴うV_<fb>シフト問題を解決する必要がある。これには、均一に高密度化されたN≡Si_3を持つ高品質な窒化膜を形成した上でN≡Si_3の破壊を抑えた弱酸化を適量行うことが効果的である。これにより絶縁性、界面特性、信頼性に優れたSiON膜を形成することができる。
- 2006-06-14
著者
-
松下 大介
(株)東芝研究開発センター
-
村岡 浩一
(株)東芝研究開発センター
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
加藤 弘一
(株)東芝研究開発センター新機能材料・デバイスラボラトリー
-
松下 大介
東芝研究開発センターlsi基盤技術ラボラトリー
-
村岡 浩一
東芝研究開発センターlsi基盤技術ラボラトリー
-
村岡 浩一
(株)東芝 研究開発センターlsi基盤技術ラボラトリー
-
江口 和弘
(株)東芝 セミコンダクター社プロセス技術推進センター
-
中崎 靖
東芝研究開発センターLSI基盤技術ラボラトリー
-
佐久間 究
東芝
-
三谷 祐一郎
東芝
-
中崎 靖
(株)東芝 LSI基盤技術ラボラトリー
-
菊地 祥子
(株)東芝 LSI基盤技術ラボラトリー
-
佐久間 究
(株)東芝 LSI基盤技術ラボラトリー
-
三谷 祐一郎
(株)東芝 LSI基盤技術ラボラトリー
-
江口 和弘
半導体理工学センター(STARC)
-
加藤 弘一
(株)東芝研究開発センターlsi基盤技術ラボラトリー
-
三谷 祐一郎
芝研究開発センターLSI基盤技術ラボラトリー
-
江口 和弘
(株)東芝
-
中崎 靖
(株)東芝
-
中崎 靖
(株)東芝研究開発センターlsi基盤技術ラボラトリー
-
三谷 祐一郎
(株)東芝研究開発センターLSI基盤技術ラボラトリー
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- LaAlO/Si基板界面への1原子層SrSi_2挿入による界面電気特性改善効果の実証(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- シリコン表面の未結合ボンドでの初期酸化反応
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 窒素の強凝集によるSi(100)窒化膜形成機構
- 高窒素濃度SiON膜のNBTI特性とその窒素起因の劣化メカニズム
- 次世代極薄ゲート酸窒化膜形成技術
- 次世代極薄ゲートシリコン酸窒化膜の実現
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Si(100)表面初期酸化における層状成長とP_欠陥生成
- 24pW-17 水素終端シリコン表面のダングリングボンドでの酸化過程
- 30p-S-2 水素終端Si(100)2x1表面のダングリングボンドでの酸化構造(実験)
- 30p-S-1 水素終端シリコン表面のダングリングボンドでの酸化構造(理論)
- Si表面の酸化素過程の理論
- シリコン表面酸化の様子をシミュレーションする
- 6a-B-10 Si(100)表面の無障壁酸化
- Si(100)面の酸化反応における等温及び断熱遷移過程
- 3a-K-9 スピン分極GGAによるSi(100)面の初期酸化過程の解析II
- 30a-PS-8 スピン分極GGAによるSi(001)面の初期酸化過程の解析
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- 第一原理計算に基づいた包括的移動度モデリングとMOSFET界面エンジニアリングへの適用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 28a-K-3 無水HFガスによるin-situ自然酸化膜エッチング機構
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 低誘電率F添加SiO_2膜CVD技術
- 高性能トランジスタ技術 (特集 半導体プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(不揮発メモリと関連技術及び一般)
- 二重接合を用いた25nmSONOS型メモリ素子(新メモリ技術とシステムLSI)
- 二重接合トンネルを用いた35nm浮遊ゲート型MOSFETメモリ素子(新メモリ技術とシステムLSI)
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 極薄ゲート絶縁膜のNBTIに及ぼす窒素と水素の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- ヘリウム一貫プロセスによる poly-Si/high-κ 絶縁膜/SiO_2/Si構造のシリサイド化抑制
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- 低誘電率膜中の炭素種に対するプラズマプロセスの影響
- 低誘電率膜中の炭素種に対するプラズマプロセスの影響 (特集 プラズマが誘起する表面反応)
- 次世代LSIに向けたメタルゲート電極/高誘電率ゲート絶縁膜の高信頼化技術
- ACストレス下のNBTIに及ぼす極薄SiON膜中窒素プロファイルの影響
- ACストレス下でのNBTIに及ぼすSiON中窒素プロファイルの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極薄ゲート絶縁膜における負バイアス温度不安定性とその回復現象(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- CVD法によるDRAMキャパシタ用(Ba,Sr)TiO_3薄膜の形成
- 15p-DJ-3 Si表面上のハロゲン原子によるダイナミクス
- 27a-ZG-20 Si中の格子間原子による不純物拡散機構
- 29p-K-10 第一原理分子動力学法による格子間Si原子の熱拡散過程
- 重水素による極薄ゲート酸化膜の高信頼化実証と信頼性向上機構の解明
- 極薄ゲート酸化膜絶縁破壊機構の解明と新高信頼化成膜プロセスの提案
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- 高誘電体と強誘電体
- 半導体の表面研磨(MCPとCMP)
- Flashメモリ : その動作原理と最新開発動向(記録媒体、一般)
- ランダム・テレグラフ・ノイズを引き起こす欠陥の種類とその特性(プロセス・デバイス・回路シミュレーション及び一般)