低誘電率F添加SiO_2膜CVD技術
スポンサーリンク
概要
- 論文の詳細を見る
- 1995-05-25
著者
-
宮島 秀史
(株)東芝セミコンダクター社
-
早坂 伸夫
東芝
-
早坂 伸夫
東芝セミコンダクターカンパニー
-
中崎 靖
(株)東芝 LSI基盤技術ラボラトリー
-
宮島 秀史
東芝株式会社
-
早坂 伸夫
(株)東芝 UL研
-
勝又 竜太
(株)東芝
-
中崎 靖
(株)東芝
-
中崎 靖
東芝
-
早坂 伸夫
(株)東芝
関連論文
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 窒素の強凝集によるSi(100)窒化膜形成機構
- 高窒素濃度SiON膜のNBTI特性とその窒素起因の劣化メカニズム
- 次世代極薄ゲート酸窒化膜形成技術
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- Cu-CMP 用研磨液の開発 -pH調整による研磨速度の高速化
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 30a-PC-13 高段差被覆性を有するWN-CVD成膜技術
- 28a-K-3 無水HFガスによるin-situ自然酸化膜エッチング機構
- 高性能配線技術 (特集 半導体プロセス技術)
- 低誘電率F添加SiO_2膜CVD技術
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 低誘電率膜中の炭素種に対するプラズマプロセスの影響
- 2. CVD プロセス技術と反応装置 プラズマCVD装置