HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
HfSiO(N)膜の欠陥生成および絶縁破壊機構について、SILC(Stress Induced Leakage Current)及び、破壊寿命のワイブル分布を用いて調べた。その結果、HfSiO(N)膜の絶縁破壊過程は、SiO_2の絶縁破壊のモデルとしてよく用いられるパーコレーションモデルで説明可能であることがわかった。しかし、HfSiON膜の欠陥生成率はSi0_2よりも3桁大きく、また、破壊に至るまでの臨界欠陥密度はSi0_2よりも1桁程度小さいことから、欠陥生成や欠陥サイズはSiO_2と異なっている可能性が考えられる。また、窒素添加による、膜の均質化は欠陥生成を抑制することが明らかになった。さらに、ワイブルプロットの傾きβがEOTで整理できることから、膜中の欠陥が及ぼす領域は膜の誘電率と相関を持つ可能性も示された。これらの結果から、欠陥生成および欠陥の性質は膜の組成や膜構造に強く依存し、High-kゲート絶縁膜の信頼性において重要な問題であるといえる。
- 社団法人電子情報通信学会の論文
- 2004-06-15
著者
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
山口 豪
(株)東芝研究開発センターlsi基盤技術ラボラトリー
-
綱島 祥隆
(株)東芝 セミコンダクター社
-
佐竹 秀喜
(株)東芝先端半導体デバイス研究所
-
江口 和弘
(株)東芝 セミコンダクター社プロセス技術推進センター
-
三谷 祐一郎
東芝
-
三谷 祐一郎
(株)東芝 LSI基盤技術ラボラトリー
-
綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
-
関根 克行
(株)東芝セミコンダクター社プロセス技術推進センター
-
関根 克行
東芝 セミコンダクター社
-
平野 泉
(株)東芝研究開発センター
-
江口 和弘
半導体理工学センター(STARC)
-
三谷 祐一郎
芝研究開発センターLSI基盤技術ラボラトリー
-
山口 豪
(株)東芝 研究開発センター
-
江口 和弘
(株)東芝
-
佐竹 秀喜
(株)東芝 研究開発センター Lsi基盤技術ラボラトリー
-
綱島 祥隆
(株)東芝
-
三谷 祐一郎
(株)東芝研究開発センターLSI基盤技術ラボラトリー
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- LaAlO/Si基板界面への1原子層SrSi_2挿入による界面電気特性改善効果の実証(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- シリコン酸化膜の絶縁破壊に対する電子と正孔の共存の必要性実証
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 高窒素濃度SiON膜のNBTI特性とその窒素起因の劣化メカニズム
- 次世代極薄ゲート酸窒化膜形成技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 極薄シリコン酸化膜における絶縁破壊とストレスリーク電流の起源
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- 先端LSIに向けた直接接合極薄ランタンアルミネートゲート絶縁膜
- ランタンアルミネート直接接合ゲート絶縁膜
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 高性能トランジスタ技術 (特集 半導体プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(不揮発メモリと関連技術及び一般)
- 二重接合を用いた25nmSONOS型メモリ素子(新メモリ技術とシステムLSI)
- 二重接合トンネルを用いた35nm浮遊ゲート型MOSFETメモリ素子(新メモリ技術とシステムLSI)
- 二重トンネル接合層を用いた15nmプラナーバルクSONOS型メモリー素子(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 極薄ゲート絶縁膜のNBTIに及ぼす窒素と水素の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- 次世代高誘電率ゲート絶縁膜HfSiONのしきい値劣化機構と寿命予測技術
- 先端LSIに向けた直接接合極薄ランタンアルミネートゲート絶縁膜 (特集:酸化物界面の電子状態・構造)
- Hf-シリケート高誘電体ゲート絶縁膜の絶縁破壊機構
- 絶縁破壊後の抵抗値統計分布に着目した薄いシリコン酸化膜の絶縁破壊機構の考察
- 薄いシリコン酸化膜の信頼性劣化機構に関する考察
- 次世代LSIに向けたメタルゲート電極/高誘電率ゲート絶縁膜の高信頼化技術
- ACストレス下のNBTIに及ぼす極薄SiON膜中窒素プロファイルの影響
- ACストレス下でのNBTIに及ぼすSiON中窒素プロファイルの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極薄ゲート絶縁膜における負バイアス温度不安定性とその回復現象(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- CVD法によるDRAMキャパシタ用(Ba,Sr)TiO_3薄膜の形成
- 重水素による極薄ゲート酸化膜の高信頼化実証と信頼性向上機構の解明
- 極薄ゲート酸化膜絶縁破壊機構の解明と新高信頼化成膜プロセスの提案
- 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出
- 高誘電体と強誘電体
- 半導体の表面研磨(MCPとCMP)
- ランダム・テレグラフ・ノイズを引き起こす欠陥の種類とその特性(プロセス・デバイス・回路シミュレーション及び一般)