14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上

スポンサーリンク

概要

• 論文の詳細を見る
• 2003-03-06

著者

• 須藤 裕之

  (株)東芝セミコンダクター社soc研究開発センター

• 安武 信昭

  (株)東芝セミコンダクター社SoC研究開発センター

• 大内 和也

  (株)東芝セミコンダクター社SoC研究開発センター

• 安達 甘奈

  (株)東芝セミコンダクター社SoC研究開発センター

• 外園 明

  (株)東芝セミコンダクター社SoC研究開発センター

• 渡辺 健

  (株)東芝セミコンダクター社SoC研究開発センター

• 清水 敬

  (株)東芝セミコンダクター社プロセス技術推進センター

• 森 伸二

  (株)東芝セミコンダクター社プロセス技術推進センター

• 小熊 英樹

  (株)東芝セミコンダクター社プロセス技術推進センター

• 佐々木 俊之

  (株)東芝セミコンダクター社プロセス技術推進センター

• 宮野 清孝

  (株)東芝セミコンダクター社プロセス技術推進センター

• 高柳 万里子

  (株)東芝セミコンダクター社SoC研究開発センター

• 石内 秀美

  (株)東芝セミコンダクター社SoC研究開発センター

• 渡辺 由美

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 馬越 俊幸

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 加藤 善光

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 佐々木 俊行

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 吉村 尚郎

  (株)東芝 セミコンダクター社システムLSI開発センター

• 福井 大伸

  (株)東芝 セミコンダクター社SoC研究開発センター

• 玉置 直樹

  (株)東芝 セミコンダクター社SoC研究開発センター

• 豊島 義明

  (株)東芝 セミコンダクター社SoC研究開発センター

• 安武 信昭

  (株)東芝 セミコンダクター社 半導体研究開発センター

• 外園 明

  株式会社東芝セミコンダクター社半導体研究開発センター

• 福井 大伸

  東芝セミコンダクター社システムLSI事業部

• 吉村 尚郎

  東芝セミコンダクター社システムLSI事業部

• 大内 和也

  SoC研究開発センター

• 清水 敬

  プロセス技術推進センター

• 森 伸二

  プロセス技術推進センター

• 馬越 俊幸

  (株)東芝セミコンダクター社プロセス技術推進センター

• 加藤 善光

  (株)東芝 Ulsi研究所

• 豊島 義明

  東芝セミコンダクター社半導体研究開発センター

• 宮野 清孝

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 宮野 清孝

  東芝マイクロエレクトロニクス技術研究所

• 馬越 俊幸

  (株)東芝 Ulsi研究所

• 石内 秀美

  東芝 セミコンダクター社 半導体研究開発センター

• 石内 秀美

  (株)東芝

• 清水 敬

  (株)東芝 セミコンダクター社プロセス技術推進センター

• 外園 明

  (株)東芝 セミコンダクター社 Soc研究開発センター

関連論文

• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 1GビットDRAM用トレンチ・セル技術
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
• 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
• ベース抵抗を低減したSOIラテラルBJT
• 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• 次世代極薄ゲート酸窒化膜形成技術
• ポリメタルゲート電極技術
• W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術
• 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術(プロセスクリーン化と新プロセス技術)
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
• CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
• 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• サブ100nm向けエレベートソース・ドレイン構造の設計指針
• 0.15μm世代以降のサリサイドプロセス
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• HfSiONゲート絶縁膜CMOSの性能と信頼性におけるHf濃度の影響
• HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• NH_3におよるSi(100)の原子層熱窒化過程
• NH_3によるSi表面の低温熱窒化
• HfSiONの熱活性型破壊モデル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 濃度勾配法による量子効果を導入したデバイス・シミュレーション
• 濃度勾配法による量子効果を導入したデバイス・シミュレーション
• (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
• 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
• DSMC法を用いたCVDステップカバレッジシミュレーションの高速化
• DSMC法による半導体薄膜成長シミュレーションの高速化
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• アルゴンイオン注入のSOI-NMOSFET特性に対する影響
• チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
• 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 電子ビーム描画データ変換の高速化
• メタルゲートトランジスタの性能検証
• メタルゲートトランジスタの性能検証
• レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
• N2Oオキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• N_2O オキシナイトライドプロセスが微細MOSFETトランジスタ特性に与える影響
• 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
• トレンチキャパシタセルによるDRAM混載LSI技術
• 14nmゲート長CMOS技術
• 21世紀のULSI製造技術の概観
• 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析
• レイアウト依存性を考慮したコンパクトモデルの開発
• メタルハードマスクプロセスを用いた32nm以細対応ELK配線技術(配線・実装技術と関連材料技術)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク