次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術(<特集>プロセスクリーン化と新プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
オキシナイトライドプロセス及びメタル配線プロセスにおけるケミカルコンタミネーション(有機物や水分等のガス状汚染)の影響を調査した。両者ともにウェーハ保管環境の湿度制御が重要であり、オキシナイトライドプロセスではさらに有機物汚染制御が、メタル配線プロセスではプロセスウェーハが持ち込む酸性ガス汚染制御が、それぞれ膜特性あるいは電気特性の変動防止に有効であることを見出した。ミニエンバイロメントヘのWACB(環境制御ボックス)や_N2パージボックス等ケミカルコンタミネーションを制御できる手段の採用は、これらプロセス変動を抑制する有効な手段となることを確認した。
- 社団法人電子情報通信学会の論文
- 2003-10-14
著者
-
森 伸二
(株)東芝セミコンダクター社プロセス技術推進センター
-
灘原 壮一
(株)東芝セミコンダクタ社
-
灘原 壮一
(株)東芝 セミコンダクター社 半導体プロセス開発第四部
-
佐喜 和朗
プロセス技術推進センター
-
森 伸二
プロセス技術推進センター
-
伊藤 彰子
(株)東芝 セミコンダクター社 半導体プロセス開発第四部
-
玉置 真希子
(株)東芝 セミコンダクター社 半導体プロセス開発第四部
-
嶋崎 綾子
(株)東芝 セミコンダクター社 半導体プロセス開発第四部
-
佐喜 和朗
(株)東芝 セミコンダクター社 半導体プロセス開発第四部
-
嶋崎 綾子
(株)東芝 セミコンダクター社
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- キャビテーションジョットを用いた半導体表面洗浄法の開発 : 流体工学, 流体機械
- 627 キャビテーションジョットを用いた半導体表面洗浄法の開発
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術
- 次世代ウェーハプロセスにおけるケミカルコンタミネーションの影響と制御技術(プロセスクリーン化と新プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 酸化剤濃度コントロールSOMによるレジスト剥離技術
- 次世代半導体プロセスにおける重金属汚染の影響と対策
- 酸気相反応分解法を用いるシリコンウェハー中の超微量金属元素の定量法
- 高分解能誘導結合プラズマ質量分析法によるシリコンウェハー上超微量リン及びチタンの定量
- 次世代半導体製造プロセスにおける金属不純物汚染制御 : 新規材料元素の拡散挙動予測