90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
スポンサーリンク
概要
- 論文の詳細を見る
90nm世代のCMOS技術を用いて0.8μm^2のSoC向け高集積SRAMセルを開発した。リソグラフィーシミュレションによるセルレイアウトの最適化及びキープロセスの最適化を行うことにより、100nm世代からのスケーリングを可能とし0.8μm^2のSRAMセルを達成した。開発したSRAMセルは0.25μmの狭well分離幅、0.1μm径の微細コンタクトを採用しており電源電圧0.6Vまで動作可能である。また、MOSキャパシタ構造のエレクトリカルヒューズを開発し、従来のメタルヒューズ切断時のレーザによるCu/Low-k BEOLへのダメージを回避した。
- 社団法人電子情報通信学会の論文
- 2003-04-03
著者
-
石丸 一成
(株)東芝セミコンダクター社SoC研究開発センター
-
石内 秀美
(株)東芝セミコンダクター社SoC研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社半導体研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社
-
岡山 康則
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
笠井 邦弘
(株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部
-
石内 秀美
東芝 セミコンダクター社 半導体研究開発センター
-
石内 秀美
(株)東芝
-
川崎 博久
(株)東芝 セミコンダクター社SoC研究開発センター
-
神田 昌彦
(株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部
-
川崎 博久
(株)東芝セミコンダクター社半導体研究開発センター
-
深浦 康弘
(株)東芝セミコンダクター社SoC研究開発センター
-
磯辺 和亜樹
(株)東芝セミコンダクター社システムLSI事業部
-
野原 晴男
(株)東芝セミコンダクター社メモリ事業部
-
門馬 好広
(株)東芝マイクロエレクトロニクス
-
岡山 康則
東芝セミコンダクタ一社
-
笠井 邦弘
(株)東芝セミコンダクター社soc研究開発センター
-
神田 昌彦
(株)東芝セミコンダクター社システムlsi事業部
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 2003 VLSI テクノロジーシンポジウム報告
- SRAMの特徴と今後の動向
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- ベース抵抗を低減したSOIラテラルBJT
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- ビット線直接読み出し方式を用いたチャネル消去型1.8V単一電源32MビットNORフラッシュメモリ
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- トレンチキャパシタセルによるDRAM混載LSI技術
- 2p-F-10 ソリトンと一次元系のダイナミックス
- 21世紀のULSI製造技術の概観
- ITRS 2009年版の概要と半導体技術の将来動向
- 1-1 国際半導体技術ロードマップから見たCMOS技術動向(1.CMOS技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 国際半導体技術ロードマップから見たCMOS技術動向